在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2416|回复: 4

[求助] L=1mm的倒比管原理图怎么表示,如图版图可以这么画吗?

[复制链接]
发表于 2019-11-29 15:25:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
正常的PDK允许的最大的L=20u,但是倒比管设计的是一个L=1000um多MOS管,版图画的是通过S型的。
想问一下:
1.DRC和LVS都通过了,这样的版图,工艺厂允许吗?
2.如何设置可以让器件尺寸超过PDK规定的值,我看原始数据另建了一个库,里边的器件可以超过这个规定值,这是怎么做的,PCELL?
2964814fc32fe0174f1554a9a4fc4ad.jpg
发表于 2019-11-29 15:30:39 | 显示全部楼层
为啥不用50个20um的叠起来
发表于 2019-11-29 16:39:31 | 显示全部楼层
见过这样画的。应该没啥问题。另外,都这样的比例了,有点误差也不会有啥大影响。
 楼主| 发表于 2019-11-29 16:50:13 | 显示全部楼层


stone1005 发表于 2019-11-29 16:39
见过这样画的。应该没啥问题。另外,都这样的比例了,有点误差也不会有啥大影响。 ...


嗯对这个模块精度倒是不太严格应该,POR模块,这样的话就是电路图不知道咋做成一个mos。串联起来lvs又过不了。当然要是不好做还是拆了算了
 楼主| 发表于 2019-11-29 16:53:05 | 显示全部楼层


acging 发表于 2019-11-29 15:30
为啥不用50个20um的叠起来


这个得串起来吧,面积会大一些,觉得画的稍微麻烦点,实在不确定就不这样画了安全点
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-10 15:35 , Processed in 0.024222 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表