为啥pss中选择用HB引擎，tstab的时域波形和HB算出来的收敛频点不一样啊？

kanon0530

仿真电路是一个VCO挂三级CML，除了VCO自己和第一级CML上有电感，后边两个CML都靠独立器件来搭。

我想看看VCO加CML后的PN是多少，于是就仿了这一个电路。

现在的情况是这样， 预期在VCO所有的VC和sub band 的选择都设到最高时，VCO自己会输出一个40.64G左右的正弦波形。经过三级CML 除以8之后，应该输出一个5.08G左右的波形。
pss选择HB引擎，oscillator 选中，选择最后一级CML的输出为oscillator node。pnoise 分别看最后一级CML、倒数第二级CML、正数第一级CML、VCO buffer自己的输出，relative band分别取为1,2,4,8.
仿真结果就很妙了，tstab段应该够长了，看到各级输出都比较稳定了，自己在波形图上测量一下各级输出波形的震荡周期也差不多符合预期。但HB 收敛到就是认为最后一级的输出应该是5.147G左右，当然随着这个频率的变化，其他各级的输出也分别跟着X2、X4、X8倍的比预期频率上涨了。
这还不算完，理论上来讲，CML自己的PN应该远比前级输入的噪声要小，理论上每过一个CML PN就会下降-6dB左右，但目前仿真会看到最后一级5.147G的PN在10K以下还满足这个关系，但在10K以上就迅速变平了？不知道这里PN特别差是否跟HB引擎算出来的震荡频率偏移有关。但如果有关，为何前级CML和VCO的PN没有受到影响呢？


pss选择HB引擎，主要是因为pdk库里的毫米波器件自己内部带tline这种分布式器件，拿shooting跑不起来。

kanon0530

刚又去把精度errpreset设到conservative，跑了一下，还没有跑完，跑完补个图……

补图，精度设到最高按时域周期算出来的频率又漂了一点，不过还是跟HB算出来的频点有明显不同。


上图是VCO的输出时域波形和pss HB频谱。可见时域周期为24.499ps左右，手算震荡频率应该是40.817G，pss HB 算出的频谱是41.177G，差了453M。

kanon0530

这里还有一点比较困惑，听说一般是不会把pll接成环路之后做整体电路级的pss和pnoise，但大家会做这种把vco和divder串联起来观察输出波形的频率和相位噪声的仿真吗？
主要是我第一级divider 输出也有20G了，第二级也有10G了，第三级都还在5G，频率也不算低了。后边还得接MMD继续分频。直接单独看VCO的输出PN、再单独看divider 链的输出PN，这样就可以了吗？

kanon0530

kanon0530 发表于 2019-11-5 15:39
刚又去把精度errpreset设到conservative，跑了一下，还没有跑完，跑完补个图……

补图，精度设到最高按时 ...

下图为最后一级CML输出时域波形和pss HB频谱。可见时域周期为198.128ps左右，手算震荡频率应该是5.047G，pss HB 算出的频谱是5.147G，差了100M。


好，现在不光tran和HB的频率对不上，tran的CML3输出的频率也跟VCO输出频率的除以8不一样？

                               
登录/注册后可看大图

等会我再看看是不是哪一级没有完成正经的除以2工作。

kanon0530

kanon0530 发表于 2019-11-6 08:59
下图为最后一级CML输出时域波形和pss HB频谱。可见时域周期为198.128ps左右，手算震荡频率应该是5.047G， ...

另外观测PN，结果就更妙了，各级纷纷在稍微高点儿的频率变平，搞得分频之后的PN还没有不分频的前级信号的PN好。按照relative harmonic=1/2/4/8，分别是CML3、CML2、CML1、VCO的输出PN。可见只有VCO一路向下，其他玩意儿纷纷变平。我都不知道它为什么会变平。

空之晟

按照你的描述 在你这里只能用HB仿真 因为line这玩意在时域里是仿不对的

kanon0530

空之晟 发表于 2019-12-3 15:08
按照你的描述 在你这里只能用HB仿真 因为line这玩意在时域里是仿不对的

你好，后来我看了一下，的确是有一级CML的分频不大正常，好像调了下就还行了。
另外VCO和第一级CML结构中有电感，基本上输出是个正弦，CML2、CML3就没有电感了，输出线性比较差。
根据specter RF的说明文档，应该是线性或者非线性不大的信号适用于HB、非线性比较明显的适用于shooting。这种我就不知道能不能把VCO和第一级CML连接起来做一个部分，其它分频做另外一个部分来计算了。

您说这个tline在时域里不准的信息，请问有什么参考文件可以看一下吗？这个对我影响还是挺严重的，毕竟PDK model就自带tline。
谢谢！

贾郑和

有点硬核，mark一下