PLL失锁检测的原理（不是锁定检测）

88王道

1、最近在做PLL的项目，除了要具有锁定检测的功能之外，还要具有失锁检测功能；2、这个失锁检测电路，主要通过检测PFD的两个输入clock，来判断当PLL失锁时，是由于PFD的哪一个输入clock发生了异常，从而决定PLL该进入哪种工作模式；
3、现在的问题是：这个失锁检测电路怎样实现（实现的思想、方法）？有没有同行对这方面有了解的，推荐一些资料什么的，多谢了！！

shadowsun

用数字实现，基本原理是用 ref clk 查 vco clock， 查出来的数等于分频比即为锁定，误差大于一定值就是失锁

gxy_831010

楼上正解

88王道

回复 2# shadowsun
多谢回复你说的还是PLL的锁定检测原理；
抱歉，问题描述有误，应该是PFD的两个输入clock发生异常该怎样检测，具体描述如：
1、PLL电路中要求实时对PFD的两个输入时钟（REF/FB）进行异常检测；
2、当PLL配置好之后，理论上PLL锁定后PFD的两个时钟是稳定的，但存在这两个时钟在PLL工作过程中出现异常的情况；
3、现在需要设计一个电路，该电路实时检测PFD的两个输入clock频率，当任一时钟频率低于某一阈值时，该电路就会发出loss_of_clock信号，从而使PLL进入相应的模式；
4、请教该电路该如何设计，具体思想是什么样的？谢谢！！

lynker

回复 4# 88王道

将频率转换为电压，由恒流源对一个接地的等效电阻（开关电容R∝1/fC）充电，经滤波能得到一个电压，监测这个电压就可以了。这是一个简单的f to v的电路，精度由恒流源和电容决定。

88王道

回复 5# lynker
1、谢谢回复，你说的将频率转化成电压的原理，理论上是行得通的，但是；2、在将PFD的两个输入频率转化成两个跟频率值有关的电压之后，怎样判断当前的频率值是不是比理论值低了一个阈值呢？
3、就是说怎样选择一个基准电压，该电压与那两个与频率有关的电压进行比较，以便产生loss_of_clock信号？
4、假设PFD的输入clock频率范围为4MHz~20MHz，当PFD输入clock频率下降100KHz~1000KHz时，就认为发生了loss_of_clock，PLL需要进入到其他模式，这个用来比较的参考电压（范围）应该怎样确定呢？
5、还请赐教，感激之至！！

besarkecil

Thanks for sharing

lynker

回复 6# 88王道
这是个频率转换为电压的电路，本质上它是有精度误差的，就和VCO将电压转换为频率一样，这个误差无法避免。这是最简单粗陋的做法，如果能够通过相关性抵消一部分误差，我觉得它的性价比还是很高的。但如何抵消减小误差，十分抱歉，我暂时没有想到。
如果你追求鉴定绝对精度的话，必须引入一个与PFD的两个输入无关的高精度第三方时钟，这就如同对抗类竞赛中需要一个额外的裁判一样，以保证公平公正，这是个代价很大的做法。你要根据你的实际需求和成本等因素去衡量取舍。

88王道

回复 8# lynker
1、非常感谢你的解释，现在问题的关键点就是没有一个参考来衡量PFD的两个clock的状态；2、我再思考一下吧，多谢了！

两口盐汽水

请问楼主锁定检测是怎么做的？