ET创芯网论坛(EETOP)

您现在是游客状态

请您   登录   或  注册  享受更多权益

电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
查看: 336|回复: 2

[求助] MOM电容过lvs的问题

[复制链接]
发表于 2019-1-11 15:52:54 | 显示全部楼层 |阅读模式
如果有手画的MOM电容的话,原理图中放的是analogLib里的理想电容,该如何过lvs呢,现在知道有一种办法是直接lvsIgnore,但是这有一些问题,比如A-MOM-B, C-MOM-D和A-MOM-D,C-MOM-B这个是检测不出来的。求助,谢谢了
发表于 2019-1-11 17:03:00 | 显示全部楼层
手画的MOM之前一直的做法是手动将cdl中的这些MOM注释掉,不过这样具体接的是多大的电容就只能靠layout自己来保证,不过一般后仿没问题就是真没问题啦
回复 支持 反对

使用道具 举报

发表于 2019-1-14 09:05:24 | 显示全部楼层
没手画过MOM,有种思路可以建议:电路对理想电容建成cell,版图也对手画MOM建立对应cell,然后用lvs box。
连接关系可以对应起来,lvs也可以过。就是有点麻烦。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋|手机版|Archiver|ET创芯网 ( 京ICP备:10050787号 京公网安备:110105001212 )

GMT+8, 2019-3-23 13:00 , Processed in 0.050035 second(s), 10 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表