海力士 0.18 BCD工艺，HFP层次的作用？

冰哥

请教给位用过Hynix 0.18 BCD 工艺的朋友，HFP（主要存在高压管poly下面）层次的主要作用是什么？

感谢各位不吝赐教的大神。

yanpflove

。。。
你这样找“用过Hynix 0.18 BCD 工艺的朋友”，是不是有点碰运气的感觉呢？
工艺文档里应该有各个层次的说明的，你可以找到HFP这个缩写的含义。
如果你知道这个HFP的意思，只是不知道作用，那么你可以画个剖面图指出它的位置，其他人就好跟你讨论了~

一般高压LDMOS管poly下可能存在：氧化层，有源区，漂移区，双扩散区，阱，深阱，埋层，衬底……

雨点心尘

文档注明HFP：HTO Field Plate layer  应该就是高压管的氧化层，以前我就这样理解然后没深究了
刚又仔细查了下发现这个层次并不存在于所有高压管的氧化层中，比如DEMOS，20V/24V/30V都有，反而40V没有，就去查看DEVICE GUIDLINE，看了器件剖面图就明白了，不同耐压器件的栅氧化层都不一样的，有的是SPO有的是HFP和STI结合有的就是STI层，这些管子的Vgs都是5V，Vds各不相同，所以Vdg随器件耐压能力增强变化。
以上是个人理解，不懂电路，只从版图和层次上分析的，希望大家讨论指正

yangqi666

Design rules 能发一份学学吗

立华奏

yanpflove 发表于 2018-12-20 17:30
。。。
你这样找“用过Hynix 0.18 BCD 工艺的朋友”，是不是有点碰运气的感觉呢？
工艺文档里应该有各个层 ...

你好，大神和见到此帖子的大神... 我想请教两个问题，具体如下：
1、最近我也在用Hynix BCD的工艺，也看到了楼主说的这个HFP（HTO  Field Plate layer）的，这个层次，究竟是有什么作用我不是很理解。如下是PDEA30和PDEA40器件的剖面图，一个有HFP的层次，一个没有，能给我讲讲为什么不一样吗？
2、PRE和KEY这两个层次有什么作用，能给我讲讲吗？参见图片PRE和PRE_KEY？

立华奏

雨点心尘 发表于 2019-1-10 09:54
文档注明HFP：HTO Field Plate layer  应该就是高压管的氧化层，以前我就这样理解然后没深究了
刚又仔细查 ...

你知道PRE和KEY这两个层次的作用吗？这两个层次和器件无关，感觉是晶圆在做生产的时候对位用的。

yanpflove

立华奏 发表于 2020-10-20 17:15
你知道PRE和KEY这两个层次的作用吗？这两个层次和器件无关，感觉是晶圆在做生产的时候对位用的。
...

你好，“大神”不敢当，我版图出身，对工艺和器件的理解算不上专家，把一些浅显的理解拿出来，希望能对你有一点帮助吧。

1.1 我没用过海力士的工艺，这里的“HFP”，我也是第一次见，看其位置，推测其就是厚的场氧化层，俗称“鸟嘴”，是一种（电）场释放结构，通过增加栅和漏之间的距离，降低之间的电场强度，防止栅氧击穿。具体作用3楼给出的解释很不错。作为补充，可以参考《模拟电路版图的艺术》P419，“扩展漏区NMOS晶体管”这一节下的一段。
1.2  30V和40V的器件结构为什么不一样？我不了解工艺细节，不知道为什么这么设计：
    HFP“鸟嘴”结构应该可以满足PDEA30中的耐压要求，但是对于更高电压的器件恐怕力有不逮。PDEA40中的新结构可以实现更高的耐压。
    PDEA40的新结构为什么可以不使用“鸟嘴 ”就实现了更高的耐压呢？我找到了一个专利：高压P型LDMOS器件及制造方法，可以作为参考。
2.1 PRE和KEY这两个层次有什么作用？我和你的理解是一样的，用于后续MASK的对位，我见过一些工艺只用一层对位，常见的名称是“Zero”，这里第一次见到用两层对位。
     

funny2055

文档上传来看看

306836621

多谢分享

zhumingzhu

请问你用海力士eph工艺有用到60Vnldmos吗？你们高压esd怎么样？能过2kv吗？我也在用这个工艺，想请教下