在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4350|回复: 3

[原创] 各位大佬 cadence求助 同一电路前后仿真结果不一样

[复制链接]
发表于 2018-11-15 15:18:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小白一枚,由于权限不够 只能发到杂谈里了。昨天遇到一个问题,我用cadence做一个电路。如果我直接取目标仿真点进行仿真,得到的波形就会出问题。然后,如果我选取别的线一块仿真,目标波形就会完好无损。我不明白为甚麽同样的电路只是因为选择仿真点的不同导致波形不一样!
CentOS 64 位-2018-11-15-15-01-46.png CentOS 64 位-2018-11-15-15-04-36.png

图片中蓝色波形为最终波形。正常的是平的,不正常的是向上弯曲的。我感觉是不是cadence系统坏了。。。
求各位大神帮忙解决疑难杂症!感谢。
发表于 2019-3-25 16:16:43 | 显示全部楼层
不知所云,,
发表于 2019-3-27 15:56:34 | 显示全部楼层
有些  timestep 问题, 不够细?  还有些是 waveformtool 本身显示bug 问题
先前跑个 LDO 线性调整率 dcsweep  step=0.1v  , vo=3.3输出ok , 但改vo=3.6输出3.3后开始有问题,一开始以为发生ocp,可改 tran  不论vo=3.3/3.6 都没事, 查了半天, 最后 dcsweep step 调更小  .就ok .  

发表于 2019-4-14 14:46:11 | 显示全部楼层
不知所云
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 12:50 , Processed in 0.028674 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表