smic工艺规则解读

CmosLgh

   SMIC库自带NMOS  
我画的CMOS版图


各位前辈大神，帮我解读下Rules，有几个专业名词看不明白：

1.  SN.3 Minimum space between a SN region and a P+ AA
region. (inside N-well)


这里的 P+ AA

指的就是 N-well 里的 active AA 吗？

这里的 SN

指的就是 N-well 里的 SN

吗？ 可是 Nwell 里面是 SP 哇，这个 SN 是不是理解为 Nwell 里用于衬底接触的 SN 吗？

2.  SN.4 Minimum space between a SN region and a non-butted
edge of P+ pick-up AA region if the distance between
P+AA and N-well >=0.43µm.


这里的 non-butted 是什么意思呢？


这里的 P+ pick-up AA 又是什么呢？它和后一句话中的 P+ AA 是一样还是有区别？
我在想 P+ pick-up AA 是不是 就是衬底接触中的 AA 呢？

衬底接触中的 AA 英语是怎么的叫法？

   

SN.10 Minimum enclosure of a SN region beyond an N+ pick-up
AA region if the distance between N+AA and P-Well >= 0.43µm
    SN.11 Minimum enclosure of a SN region beyond an N+ pick-up
AA region if the distance between N+AA and P-Well < 0.43&micro;m


从这三条规则，我理解就是 SN 覆盖的 active AA 就是叫 N+ AA，

SP 覆盖的 active AA 就是叫 P+ AA，就是diffusion区的active AA；

那么，上面的 P+ pick-up AA 或者 N+ pick-up AA 又是什么呢？就是不明白这个到底指什么区呀？？

3.  还有一个问题：smic库中自带的标准单元 NMOS 或者 PMOS 为什么画了两个 SN 或者 SP layer 啊？？？（见上图）


好了 就先这些问题 请熟悉版图层次的前辈大佬们帮新入门的小弟我解答一下  留个我的QQ6140990方便解答  

感谢哈！

firewolf223

这位兄台，你看到水印上的字了吗？
你觉得你在论坛上搜的到一份design rule吗？

dtww

1，P+ AA为N-WELL里面的SP区域里面的AA；SN+AA就是PMOS管子的WELL接触(PMOS衬底）；
2，non-butted  没有接在一起的；AA=active area；
3，P+ pick-up AA 或者 N+ pick-up AA  就是MOS管的衬底注入；
4, 华两个只是为了满足PCELL和DRC的一些设计，不需要深究。

ncash0933

thank you

CmosLgh

回复 2# firewolf223

兄台此话何意？我传的原创图片都被论坛自动水印了啊

CmosLgh

回复 3# dtww


    多谢前辈的认真解答，我还是没弄明白 pick-up 这个词表达什么意思呢？

一席

那一个孔的tap不要它，占地，要用就用tap包一圈

gxd12

回复 5# CmosLgh
这位兄台，楼上兄台说的是文档中间的大水印

zhutx66

回复 1# CmosLgh


   你违反了你们公司的 CIPP ！

CmosLgh

回复 9# zhutx66


    不违反 是我网上找来的 用来学习研究不是商业用途