ET创芯网论坛(EETOP)

找回密码

  登录   注册  

电动/混动汽车、48V系统、汽车功能安全等技术资料合集
查看: 593|回复: 2

[求助] 关于IO的pre-driver non-overlap的问题

[复制链接]
发表于 2018-9-13 18:24:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 bandpass 于 2018-9-13 18:34 编辑

IO要求:驱动管3.3V FET,工作在1.8V电压,来自数字core信号0~1.2V,数据速率220Mbps,IO最大延时小于3nS。


     问题:一般为了避免驱动管的PMOS和NMOS同时打开,造成从电源到地的贯通电流,需要PMOS和NMOS的pre-dri
号Non-overlap,但是问题是IO延时要求高(3ns,特别是低压高温SS难满足),所以需要牺牲non-overlap获取低延时,但
是不知道non-overlap过小,NMOS-PMOS驱动管同时开启,对整体性能影响会有多大,请问大家有这方面的经验吗?

            或者说IO是否必须用到non-overlap的pre-driver?我看Foundry的Stand IO并没有non-overlap处理,所以
不确定一般是怎么处理的?
发表于 2018-9-14 11:23:49 | 显示全部楼层
non-overlap是为了降低功耗 ? 减小电流峰值?减小IO耦合到衬底/电源/地的噪声?
220M勉强能算高速信号了,只用普通IO能行?
IO延时<3ns有用?PCB走线延迟又会是多少?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-17 20:29:51 | 显示全部楼层


你都说的都对,主要是避免N管和P管同时打开。
协议要求CMOS电平输出,板级延时芯片外部可以做不长,只考虑IO延时即可。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /3 下一条

关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-7-24 05:00 , Processed in 0.050938 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表