电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
返回列表 发帖

[求助] 关于IO的pre-driver non-overlap的问题

[求助] 关于IO的pre-driver non-overlap的问题

本帖最后由 bandpass 于 2018-9-13 18:34 编辑

IO要求:驱动管3.3V FET,工作在1.8V电压,来自数字core信号0~1.2V,数据速率220Mbps,IO最大延时小于3nS。


     问题:一般为了避免驱动管的PMOS和NMOS同时打开,造成从电源到地的贯通电流,需要PMOS和NMOS的pre-dri
号Non-overlap,但是问题是IO延时要求高(3ns,特别是低压高温SS难满足),所以需要牺牲non-overlap获取低延时,但
是不知道non-overlap过小,NMOS-PMOS驱动管同时开启,对整体性能影响会有多大,请问大家有这方面的经验吗?

            或者说IO是否必须用到non-overlap的pre-driver?我看Foundry的Stand IO并没有non-overlap处理,所以
不确定一般是怎么处理的?

non-overlap是为了降低功耗 ? 减小电流峰值?减小IO耦合到衬底/电源/地的噪声?
220M勉强能算高速信号了,只用普通IO能行?
IO延时<3ns有用?PCB走线延迟又会是多少?

TOP

non-overlap是为了降低功耗 ? 减小电流峰值?减小IO耦合到衬底/电源/地的噪声?
220M勉强能算高速信号了, ...

nanke 发表于 2018-9-14 11:23

你都说的都对,主要是避免N管和P管同时打开。
协议要求CMOS电平输出,板级延时芯片外部可以做不长,只考虑IO延时即可。

TOP

返回列表

站长推荐 关闭


电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!

电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!


查看