在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1436|回复: 2

[求助] 求教如何理解代码中的加入延时

[复制链接]
发表于 2016-12-7 21:15:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如下面的代码always @(posedge clk or posedge rst)
begin
  if (rst) begin
    cycle <= #1 2'b0;
    tmp_mul <= #1 16'b0;
  end else begin
    if (enable) cycle <= #1 cycle + 2'b1;
    tmp_mul <= #1 mul_result;
  end
end

其中的#1延时是模拟真实物理环境的延时,还是什么作用?

谢谢指导!
发表于 2016-12-12 16:49:49 | 显示全部楼层
可能是为了更好的分辨信号跳变是由哪个时钟沿触发的?我猜的,如果错了还请各位指正。
发表于 2016-12-12 21:11:50 | 显示全部楼层
应该只是为了功能仿真时,查看波形好看,更容易debug吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 11:30 , Processed in 0.020084 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表