返回列表 发帖

[讨论] PLL中电源regulator的设计,问题求解

[讨论] PLL中电源regulator的设计,问题求解

本帖最后由 在爬的小蜗牛 于 2016-10-7 10:45 编辑

各位高手,我最近在仿真一个应用在PLL中的LDO,但是AC仿真结果很奇怪,仿真结果和电路图附上,大神帮忙看看,请大家指点一二,     还有个问题,瞬态仿真的结果显示运放的输出是1.1V,这个地方应该有问题吧?运放1.1V的输出,直接导致功率管工作在截止区。我的整体电路连接有问题吗?仿真下来就是感觉不对,请各位帮忙看看,不吝赐教
附件: 您需要登录才可以下载或查看附件。没有帐号?注册

再问一个问题,
AC仿真结果的相位裕度怎么会在刚开始为0呢?

TOP

回复 1# 在爬的小蜗牛


   放大器输入的IN+/IN-标反了,电路根本没工作

TOP

回复 3# zixin1hao


   三克油,试了下,确实反了

TOP

返回列表

站长推荐 关闭


Keysight Engineering Education 2019课程详细介绍

Keysight Engineering Education 2019课程详细介绍


查看