前端写code有时序考虑吗？

mabin99 · 发表于 2020-4-11 14:42:09

我觉得第一版代码没必要特别考虑时序，可以后面的版本迭代调整，但是如果涉及memory得考虑一下congestiong吧，甩给后端发现时代码估计100%了，没有什么改的机会了，会非常的麻烦

echo123 · 发表于 2021-2-3 10:44:37

当然要考虑，像mem这种接口，还有组合逻辑链太长，比如乘累加较多的时候，通常都要考虑当前系统的工作频率下能接受多大的延时，不然设计复杂时，临时再去加pipeline是很麻烦的一件事。这种做多了就有经验了。具体延时要去看当前工艺库的datasheet，有器件延时信息。

caoxiangrong11 · 发表于 2021-2-24 10:24:17

分情况来看：
1.性能要求低，跑个几十MHz,理论上是不要考虑的，现在的工艺40nm以下，随便都能跑几百MHz.
2.若有性能要求，需要跑比较快，那就要考虑了，要结合具体的工艺（STD CELL/MEM）来考虑。一般写完，建议run一次综合flow，工艺的时序趋势并不是线性的，特别是MEM,只看单独的cel很难预估。

jl1374141105 · 发表于 2022-12-9 16:03:03

需要考虑的，要不然时序大概率不会满足STA

xiaowuzxc · 发表于 2023-1-9 12:25:50

需要考虑，别把组合逻辑弄得太长，这需要靠经验来判断

memcad · 发表于 2023-1-18 22:08:20

如果你想将来成为有竞争力的设计师，或者架构师。timing是首先考虑的。先拿一个标准代码去跑工艺PPA benchmarch。

maws · 发表于 2023-2-4 23:30:21

大概估摸一下别写太长组合路径，比如写乘加操作时，写了多位乘法，下意识的要在这里打一拍再写后续运算，一般也没精力时间考虑速度面积的最佳折中，不写一眼就看出时序肯定不够的逻辑，觉的危险就来上一拍

[求助] 前端写code有时序考虑吗？

站长推荐 /2