EETOP 创芯网论坛

便捷登录,只需一步

找回密码

  登录   注册  

搜帖子
第三代半导体技术资料|下载奖励300信元
查看: 928|回复: 3

[求助] system verilog总线接口部分bus_if.TB bus里面的TB是什么意思?

[复制链接]
发表于 2016-3-21 15:48:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
看interface定义中也没有定义TB这个模块啊
发表于 2016-5-10 16:03:27 | 显示全部楼层
TB是个信号名称吧?
回复 支持 反对

使用道具 举报

发表于 2016-5-10 19:15:03 | 显示全部楼层
TB应该是个modport的名字吧,你可以把bus_if理解为类,TB理解为类里的一个函数。
回复 支持 反对

使用道具 举报

发表于 2016-5-28 20:46:34 | 显示全部楼层
TB 是环境中Interface里面定义modport,指明Interface中一些变量的方向的集合。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-7-3 04:05 , Processed in 0.094456 second(s), 11 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表