在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: jiawei2426

[求助] 求skill实现将PDK调用的mos的source&drain的metal加宽到一个via的宽度

[复制链接]
发表于 2019-3-5 10:56:14 | 显示全部楼层




   TSMC的跑出来是这样的




  1. procedure(pcGenCell(pcCellView "d")     tsmc18_nmos5v_layout_wrap(pcCellView))


复制代码



这个怎么办?
发表于 2019-3-5 16:41:56 | 显示全部楼层
本帖最后由 sun19891229 于 2019-3-5 16:43 编辑

学习学习
发表于 2019-3-16 09:00:31 | 显示全部楼层
PDK是foundry的,加密的,修改不了,除非给你提供options,可以使用layer boolen,在generate pcell后加宽
发表于 2019-5-8 10:25:17 | 显示全部楼层
学习了
发表于 2019-6-29 21:15:21 | 显示全部楼层
部分应该都是用GTE做的,所
发表于 2019-7-26 11:05:36 | 显示全部楼层


hccaiwh 发表于 2019-3-5 10:56
TSMC的跑出来是这样的


这个说明已经加密了
发表于 2021-12-21 16:29:28 | 显示全部楼层
不建议修改pdk,建议做个脚本在SD上加一条跟孔一样宽的metal
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 04:00 , Processed in 0.025217 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表