ET创芯网论坛(EETOP)

找回密码

  登录   注册  

电子书:《模拟对话》,共50卷,数百篇精品文章,下载即奖励400信元!
查看: 2019|回复: 0

[招聘] 硬件工程师、FPGA工程师(深圳)

[复制链接]
发表于 2014-6-26 14:08:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x

资深硬件工程师(2人)
1、芯片PCB板级原型平台设计实现,采用通用电子器件组合实现芯片功能;
2、AFE部分、其它硬件模块设计和实现,从系统应用角度提出spec并验证;
3、参与系统方案设计评审,配合软件人员或FPGA人员完成开发、调试任务。
职位要求:
1、本科以上学历,电子信息、自动化等相关专业,两年及以上工作经验;
2、精通模拟电路设计和调试,有丰富的微小信号检测、处理经验;
3、熟悉数字、模拟信号处理的基本原理和方法;
4、熟练使用Pspice或matlab电路仿真,熟练使用Cadence或PADS进行原理图、PCB设计;
5、会使用示波器、频谱仪、矢量发生器等常用仪器,良好的英文能力和沟通表达能力。

硬件工程师(2人)

工作职责:

1、收发信机数字硬件部分设计

2、CPU、DSP、FPGA、CPLD等数字器件的外围电路设计:

3、接口电路设计:UART, MII ,RMII, I2C, SPI,local Bus,DDR,JESD接口

4、熟悉数字器件的上下电时序控制设计

5、高速AD/DA、PLL原理,设计,测试

6、时序、信号完整性的设计测试,如:SerDes接口,眼图,阻抗匹配

学历要求:本科以上

经历要求:

有基站RRU, BBU (DU), Pico 相关开发经验者优先考虑


FPGA工程师

符合以下条件至少一项:

1、精通RRU,BBU (DU) , Pico 基本架构;

2、精通FPGA设计流程,RTL 编程,综合,仿真,时序分析,系统调试;

3、精通HDL语言(VHDL or Verilog HDL)

4、精通设计工具uartus, ISE,
VIVADO,
Modelsim

5、精通通信信号处理和算法仿真实现: DDC/DUC, CFR, DPD, etc

6、精通接口逻辑设计如:
SERDES, CPRI, Ethernet, GE, PCIE, JESD,DDR RAM, etc


FPGA工程师

职位要求:

1、对FPGA器件结构、资源有深入的了解;

2、2年以上FPGA开发经验,至少一次全程参与大规模FPGA芯片设计项目;

3、需要精通Verilog HDL语言、时序约束、时序分析、时序优化方法,精通Altera/Xilinx等公司芯片开发环境及仿真调试工具,熟悉FPGA外部存储;

4、有负责的计算机视觉或图像处理算法实现经验者优先;有FPGA高速串行接口开发经验者优先,熟悉SOC FPGA软硬件开发者优先;熟悉FPGA内嵌软核、硬核、操作系统优先。

有兴趣的筒子们可以加我QQ详细了解:2509695849

电话:0755-32930343

简历可直接发送QQ邮箱

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|关于我们|联系我们|ET创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2019-6-17 06:50 , Processed in 0.103757 second(s), 12 queries , Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表