LNA学习历程—敬请高手指点

天牛不唱歌 · 发表于 2012-3-25 16:13:15

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由天牛不唱歌于 2012-4-1 16:14 编辑

LNA学习历程—敬请高手指点首先看了一看Tomas lee的cmos射频那本书。关于噪声和LNA设计的部分。（11和12章）

CMOS射频集成电路设计(第二版)_[Thomas H.Lee著][电子工业出版社][11和12章].pdf (5.87 MB, 下载次数: 2218 )

wagen · 发表于 2012-3-25 23:38:08

最近要学到这东西先看看

天牛不唱歌 · 发表于 2012-3-29 13:37:58

本帖最后由天牛不唱歌于 2012-3-29 13:46 编辑

噪声：电阻热噪声均方根噪声电压 4kTR△f ； mos管漏极均方根噪声电流 4kTγgd0△f ；栅噪声均方根噪声电流 4kTδgg△f；其它噪声只有在特定条件下变得明显，才需要考虑。其中δ=2γ。注：推导噪声的二端口网络，令噪声系数的表达式求导为零，可以求出使噪声最小时满足的条件，但这个条件和功率最大传输的条件一般不相同，所以噪声和功率不能同时达到最优。
低噪放指标：一般在工作带宽内：电压增益Av=20dB左右；S11=-10dB左右； NF为4dB左右，三阶截点一般5dB左右，1dB压缩点要比三阶小10dB左右；功耗一般小于10mW。
满足了这类的放大器，叫做低噪放LNA。输入级对整个接收机的性能影响颇为重要，所以要尽量的降低输入级的噪声。
LNA结构：首先为了功率匹配，有并联输入电阻的共源放大器，并联-串联放大器，共栅放大器以及具有电感的源端负反馈放大器。第一种会使信号衰减，并引入电阻噪声；第二种常用来宽带设计，但是本身的热噪声也会很大程度影响电路性能；第三种，信号从源端看进去阻抗为1/gm 所以合理控制尺寸和偏置可以达到50欧姆匹配，在高频和考虑栅电流噪声的情况下，噪声系数明显变差。第四种是窄带低噪放普遍采用的基本结构。为了增加设计的自由度，栅极也增加了电感。wt*L为等效电阻实数部分，让其等于50Ω即可。设计中如果追求噪声系数最小往往器件尺寸和功耗都会出现非常不合理的情况。但是到最后噪声系数变化的非常缓慢，这提示我们可以不必追求最小的噪声，比最小噪声稍微大一点，而使功耗和尺寸满足我们的要求，这显得更加合理。所以推导出在功率约束下的最优宽度W=1/3ωLCoxRs。然后相应的推导出栅电容和Ls，Lg，还有为了很好地抑制输出和输入谐振调谐回路的相互影响，采用共源共栅结构。这种共源共栅结构上下管子的栅漏重叠电容可能会显著的减小从M1的栅和漏看进去的阻抗，使噪声性能和输入匹配都变差。把共栅的源区与共源的漏区合并在一起可以缓解这个问题。这个需要在版图设计时候考虑。由于用于反馈的电感不是很大，而键合线的寄生电感为1nH/mm 所以单端结构受寄生参数影响严重。采用差分结构可以抑制这种效应。

天牛不唱歌 · 发表于 2012-3-29 16:42:42

上两个文档吧，一个是spectre manual手册讲怎么仿真LNA的。一个是一个外国学生写的作业写设计窄带LNA的。

eetop.cn_spectrerf_lna_906005131.pdf (404.27 KB, 下载次数: 1557 )

eetop.cn_LNA Design.pdf (352.94 KB, 下载次数: 1871 )

anxin09 · 发表于 2012-3-29 22:28:20

顶一下看看！！！！

射频IC建模 · 发表于 2012-3-29 23:20:53

很有帮助~~

严皮皮 · 发表于 2012-3-31 22:11:44

这种贴要顶啊，

semico_ljj · 发表于 2012-4-1 11:04:56

才入门最近

天牛不唱歌 · 发表于 2012-4-1 21:16:59

本帖最后由天牛不唱歌于 2012-4-1 21:18 编辑

再上传一篇ＪＳＳＣ文章，这篇Tomas lee 指导的1.5G LNA，

97A 1.5-V, 1.5-GHz CMOS Low Noise Amplifier.pdf (429.55 KB, 下载次数: 1283 )
并不是第一篇CMOS低噪放的文章，但是其设计方法讲述比较详细。首次将Ziel关于Gate Induced Noise引入到LNA的噪声分析
再来一篇Ziel 1970年关于噪声分析的相当长的一篇文章

Noise in Solid-state Devices and Lasers.pdf (2.77 MB, 下载次数: 753 )

后来Ziel 也出了一本书，其实作为应用来说，对于Ziel的文章可以适当研究就可以了。关键是Tomas lee的那篇文章要看好。
对于Tomas 的那篇文章上来分析的4中CMOS低噪放结构可以说应用比较普遍了，而且对于此文采用的电感负反馈结构也在Rofougaran的JSSC的文章里有介绍了。

00508199.pdf (1.38 MB, 下载次数: 851 )

基本Tomas的书是根据0.35um工艺介绍的。对于再短沟道的180nm和90nm有些参数需要有很大的变化。
文章的亮点在于对于噪声的分析，提出了优化的方法。
之前的文章分析电感负反馈结构CMOS LNA都是分析了 channel thermal noise 和 gate resistance noise。而后者可以采用插指结构和salicide工艺来得到很好的抑制。所以导出来的公式让我们臆断随着Q值的增大会出现NF逐渐减小的趋势，最后趋近于1. 从实际来考虑说明这是不可能的。也说明了我们单方面只考虑着两种噪声是不完善的。所以Tomas lee将Zeil大师关于噪声分析中的 gate induced noise 引入到LNA的噪声分析中。得到了更合理的解释。一个很好的考量认为：随着Q值的增大，NF先是下降。然后当Q值上升到一定程度后，gate induced noise开始占主导地位，随着Q值的增大，噪声开始上升。所以会出现一个最小点。
这只是理论的考量分析，还需要更确切的公式分析。这些在Ziel的文章里也有计算。通过引入相关系数的概念，将gate induced noise分解为和沟道有关和无关的两部分。然后计算出了总的噪声公式。得出的这个是关于Q的一个反比例项，常数项，和一次项的公式，所以在Q取某个值的时候，必然会达到F的最小值。话虽如此，但是各次项的系数却仍是和偏置工艺等有关的，这些可以看成是和功率P和过驱动电压有关的方程。所以将Q也变换成P和过驱动的函数。为了方便引入了一个参数ρ。实际F变成了P和ρ的关系式。
对于含有两个变量的函数求极值有点困难。这个的三维图可以想象成一个长条形峡谷。峡谷内部沿峡谷下降的方向变化平坦。虽然可以，找到峡谷的最低点，但是这个最低点所带来的代价可能是很大的。比如说为了追求最低的NF，可能会导致不适当的宽长比和功耗。所以，采用控制变量法。一种是控制ρ，一种是控制功率。ρ与总的跨导Gm有直接关系，所以第一种也叫固定Gm的方法。从多方面因素来讲最后选定了一定功率下的噪声优化方法。一般Q要选的大一些，因为比最优的Q大一些不会引起太大的NF变化，而Q比最优Q小的话，会带了NF的极度恶化。
这篇文章主要讲的是加入了gate induced noise后LNA的优化方法问题。
提到噪声不得不说在芯片中占有重要地位的电感。电感本身是具有电阻的，如果电感的电阻太大（可以和Rs相比拟），那么电感带来的噪声将是不可忽视的，这一点尤其在工作频率比较低的时候更加明显（要求Cgs和L都比较大）。增加Cgs无疑会更大的增加功耗，一般功耗控制在10mw内为好。那从改善L入手，L的电感值（螺旋电感）和半径，以及匝数成正比，相对来说和电感的线宽关系不是很大，所以增加线宽来减小电阻是我们的不二之选。。。但是。。增加线宽肯定会带来电感面积的极度膨胀。使得版图面积大增。所以做好各方面的trade-off太重要了。
再传一篇比较老的文章吧，96年的JSSC 的一个900M的LNA和MIXER，内容阅读的不是很多，但是其LNA中电流复用的技术或许能在以后设计中有些用处，先暂存起来。

96A 2.7-V 900-MHz CMOS LNA and Mixer.pdf (715.84 KB, 下载次数: 670 )

semico_ljj · 发表于 2012-4-1 21:40:33

精彩的论述，不错

[讨论] LNA学习历程—敬请高手指点

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2