请教高压ESD的问题

langzijian2006 · 发表于 2011-11-7 20:46:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

PMOS和NMOS均为40V器件，foundry给的ESD rule只有GGNMOS结构，这种buffer输出，如果这样保护，对VDD打高压的时候PMOS的DB结要损毁，请问大家怎么处理这种类似的问题的？

langzijian2006 · 发表于 2011-11-8 10:29:22

图片如下：

HVESD

langzijian2006 · 发表于 2011-11-8 10:31:31

SORRY,挡住了～

HVESD

jamesccp · 发表于 2011-11-8 15:09:02

最简单的是让gate接1K左右的电阻到地.

langzijian2006 · 发表于 2011-11-8 16:46:35

如果是从buffer输出打到VDD呢（PD-MODE）,如果PMOS较小的情况下，寄生diode直接会过流损毁～

langzijian2006 · 发表于 2011-11-12 11:25:37

自己顶一下，期待高手！

rex1900 · 发表于 2011-11-12 21:33:58

最简单的是让gate接1K左右的电阻到地.

zhukh · 发表于 2011-11-14 11:52:33

要么加面积，要么想办法改layout。
gate接1K左右的电阻到地只是针对于GGNMOS，如果管子面积很大,Cdg和Cgs值相当时，会分压，导致这个RC耦合的效果也不会很明显。
output buffer的gate接前级buffer的输出，本身就是应该能做到ESD自保护。NMOS gate tie low and PMOS gate tie high是为了正常工作时候ESD管漏电减小

sed · 发表于 2011-11-14 19:07:28

理论上PD mode不应该有问题，因为有diode forward turn-on,这个diode的面积很小就可以满足 HBM 2KV；
真正比较麻烦的是ND mode, 很有可能parasitic PNP会 turn-on,这部分要看foundry ESD rule有没有提到PMOS.

zhukh · 发表于 2011-11-16 11:12:02

对阿，PD模式对PMOS来说是正向二极管，理论上保证bulk的金属宽度问题应该不大。

[求助] 请教高压ESD的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2