EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
电子书:《提升芯片实验室验证效率解决方案》|下载有奖:电子打气筒+300信元!
查看: 5270|回复: 30

问一道数字IC笔试题

[复制链接]
发表于 2010-9-24 12:31:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
supposedly there is a combinational circuit between two registers driven by a clock.what will you do if the delay of the combinational circuit is greater than the clock signal?
a.to reduce clock frequency
b.to increase clock frequency
c.to make it pipelining
d to make it multi_cycle
我选的a、c、d,对不对
发表于 2010-9-24 15:04:48 | 显示全部楼层
就选a吧
回复 支持 反对

使用道具 举报

发表于 2010-9-24 23:27:26 | 显示全部楼层
a,c,d对
回复 支持 反对

使用道具 举报

发表于 2010-9-24 23:31:11 | 显示全部楼层
a d觉得
回复 支持 反对

使用道具 举报

发表于 2010-9-25 09:36:18 | 显示全部楼层
A,C,D都可以,
但A,频率可能是不能改变的,这与设计有关,
C,这个没问题,一般都这么做,
D,也可以这么做,但如果数据是每周期变化一次,就不能这样,
回复 支持 反对

使用道具 举报

发表于 2010-9-25 16:29:37 | 显示全部楼层
没有其他限制条件的话 a c d都可以
回复 支持 反对

使用道具 举报

发表于 2010-9-26 14:12:37 | 显示全部楼层
向高手学习
回复 支持 反对

使用道具 举报

发表于 2010-9-29 14:53:32 | 显示全部楼层
这个应该没有固定答案,应该是一个发散性的题目,在不同的环境条件约束下采用的方法也不一样
回复 支持 反对

使用道具 举报

发表于 2010-9-29 17:21:01 | 显示全部楼层
学习了
回复 支持 反对

使用道具 举报

发表于 2010-9-30 08:53:39 | 显示全部楼层
5楼讲得很清楚呀,受教
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询 |  EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2020-9-30 16:21 , Processed in 0.064491 second(s), 10 queries , Gzip On, Redis On.

Powered by Discuz! X3.4

© 2001-2017 Comsenz Inc.

快速回复 返回顶部 返回列表