dft

fangwang85

您好，请教2个问题1.tmax中存在clock as data的 error一般怎么fix。mentor工具可以让工具仿真一下，看值是否变化。不知道tmax是怎么处理的
2.数模混合设计（模拟模块不作为black box），有许多数字的io pin直接跟模块连接的，没有出IO .现在单独给数字做dft。我想给所有的数字input  port ，弄个移位寄存器，给PI端口赋值。我能想到的是
修改test_setup  ，比如input port有33个，那么我给33个周期，所有input赋值为0.  综合的时候用set_scan_element  false [input所有移位寄存器]，让他们都不串到链上去。不知道是否可行？

先谢谢啦

elone

个人理解， 1。如果还能改设计，加个mux在clockasdata那。2。ANA模块对dft必然是blackbox吧，端口可以跟rom/ram类似加shadow logic， 至于加那么多reg似乎没必要

fangwang85

回复 2# elone


   你好，谢谢回复 1.clock as data的错，DFT具体报C26的错。请教下加mux的话，mux A端口接原来信号 ，那么B端口接什么信号呢?我查询了下guide，建议在tmax中使用set_drc -allow_unstable_set_resets ,不知道是否可行？
2.设计中模拟不是black box，数字单独pr，做完和模拟拼接的。我现在用add_pi_constraint, po mask给mask掉了，没有用移位寄存器
再次感谢回复

elone

回复 3# fangwang85


    个人理解， mux的TEST条件下的输入可以接别的input port， 也可以固定在0或1。和复位置位什么没关系吧？

fangwang85

回复 4# elone


   谢谢回复，C26是guide解释跟reset有关，我以为跟reset有关。实际情况是reg1，reg2的ck端同时被scan_clock驱动，reg1/Q端接reg2/SI端口。形成clock as data

elone

回复 5# fangwang85


    clock as data， 是你的reg的输入是clock或reset/set？  reset/set在dft里也是时钟

fangwang85

回复 6# elone


    谢谢大侠，是reset  port 经过组合逻辑接reg/D端，报出了这个错。