美资上市公司Synaptics招聘Implementation Engineer(成都)

caoshangfei

美国上市Fabless公司，上海浦西主要为AE和SE，上海浦东分公司在张江高科地铁站旁。

公司主要产品是指纹识别，IoT，人机交互芯片。

      有兴趣的同学请投递到我的邮箱：wxiangwei@sina.cn。            详细介绍：https://www.moseeker.com/position/index/pid/1904916

职位描述

Job Responsibilities

        Design/verification of SoC-level logic including clock, reset.

        All DFT related rtl level logics include Pinmux, Scan, At Speed Scan, Mbist, Boundary scan, and Testbus design and verification.

        Physical implementation including chip synthesis and all DFT related logic insertion and verification.

        Timing constraint/SDC develop and timing closure at functional reg to reg and IO/DFT timing, crosstalk analysis, etc.

        Support product testing and debug manufacture failures.

        Low power design includes power analysis, architecture definition and methodology development.

        Scripting, Unix shell, TCL

工作描述：

-        系统芯片集成和验证，包括芯片时钟，复位电路设计和验证。

-        DFT相关逻辑设计，包括pinmux, scan, at speed scan, mbist, boundary scan, testbus等设计和验证。

-        物理实现,包括芯片综合，DFT逻辑插入和验证。

-        时序约束定义，包括功能，IO，DFT时序收敛，串扰分析等等。

-        支持产品测试和制造缺陷分析。

-        低功耗设计，包括功耗分析、结构和方法定义。

-        Unix, TCL等编写脚本。

任职条件

Required Qualifications

•        BSEE/MSEE + 3-5 years hands on SOC integration or Physical Implementation

•        Good skill of English for reading, writing.

•        RTL design and synthesis.

•        Experience of supporting DFT.

•        Experience on Static timing, timing closure, and noise analysis.

•        Experience on Cadence EPS and CPF flow will be a plus.

职位需求：

-        硕士或者本科3到5年系统集成和物理实现工作经验。

-        良好的英语读写能力。

-        RTL设计和综合。

-        DFT设计经验。

-        具有静态时序分析，时序收敛以及串扰分析能力。

-        熟悉Cadence EPS和CPF流程者优先。

职位要求

• 学历要求：本科及以上
• 工作经验：3年
• 外语要求：英语 良好

caoshangfei

紧急招聘岗位

caoshangfei

回复 2# caoshangfei
紧急招聘岗位