55nm工艺下用什么结构设计OTA

s橙子s · 发表于 2018-8-24 09:26:23

您需要登录才可以下载或查看，没有账号？注册

x

请教各位大神，在55nm工艺下管子的本证增益很低，电源电压也很低。
实际采用什么电路结构来设计OTA呢。请大神指点一二

tang66521 · 发表于 2018-8-24 10:06:13

你要多大增益？电源电压有多低啊
折叠或 gain boost 可以试试看

s橙子s · 发表于 2018-8-24 10:10:38

回复 2# tang66521

比如1.2v的电源电压。增益大于60dB或者80dB 两级运放结构怎样

tang66521 · 发表于 2018-8-24 10:11:37

回复 3# s橙子s

你这共源共栅两级运放就能做到了吧

s橙子s · 发表于 2018-8-24 10:15:29

回复 4# tang66521

好的，我调试调试

fightshan · 发表于 2018-8-24 15:25:15

回复 s橙子s

你这共源共栅两级运放就能做到了吧
tang66521 发表于 2018-8-24 10:11

登录/注册后可看大图

我问一个，4GHz GBW容易做到吗？功耗不限

81144825 · 发表于 2018-8-26 03:20:31

用大一点的gate length不行吗？不要用最小的

s橙子s · 发表于 2018-8-26 09:52:38

回复 7# 81144825

哦哦，是诶。原本是想小工艺能不能通过电路技术得到面积小点增益还合适的运放

tang66521 · 发表于 2018-8-27 09:09:40

回复 6# fightshan

做肯定能做到吧 GBW这么高(用反馈应该好做），增益肯定很小，如果同时需要高增益，那得多级级联了吧另外，我说的都是运放op, 题主说的好像是OTA。。。

fightshan · 发表于 2018-8-28 09:42:50

回复 fightshan

做肯定能做到吧 GBW这么高(用反馈应该好做），增益肯定很小，如果同时需要高增益 ...
tang66521 发表于 2018-8-27 09:09

登录/注册后可看大图

OTA还是OP设计起来没多大差别，比如低频增益46dB（或者更高或者略低一点问题不大），40MHz处增益要接近40dB，带500fF负载，PM要TT时要达到60°，这是一个很现实的需求，比如WIFI transceiver中的模拟基带就需要这样的OP，你可以试着做做

[求助] 55nm工艺下用什么结构设计OTA