constant Vgs采样保持电路（拉扎维）实现 求助

vergilpjl

拉扎维的高线性度constant vgs采样保持电路，请问有没有人实现过，实现起来有什么需要注意的地方？

JoyShockley

回复 1# vergilpjl


    1. M3/M8 PMOS 的NWELL  连接到P点而不是VDD， P点是最高电位点。

    2. 可以三个尺寸，M3, M12, M14, M10取一个尺寸，它们是preset的功能（10u/30n）；

        M8/M9取一个尺寸，它们是开启Main sw的功能 (10u/30n)；

        Main sw（M11）取一个尺寸, 根据需要。

    3. Cb 要足够大，因为开启主管的时候，Cb的电荷要注入到main sw和其他相关管子，而Cb的相对电压要保持相对不变。比如： Cb = 20 Cgg of M11，Cb大概1-2pF。

    4. 可以用lvt，elvt的管子来提高速度。

    5. 主管可以用dnw的管子，把source和drain接在一起，避免body effect，同时减小Vgb11的最大电压（减少stress）。

    6. 为了避免M14的stress。VDS14，max <= VDD。

    Vin 不要超过，VDD-VTH14.

vergilpjl

回复 2# JoyShockley
感谢版主的回复，我发现即使将M3的Nwell接到P点，在进入采样相之后M3的漏电流还是很大（300uA峰值），这导致Cb上的电荷无法保持，请问这该怎么解决呢

wandola

VIN 是 可以到VDD的，理论上。