寄存器模型前门访问写操作的问题

lovehere33 · 发表于 2018-3-26 14:50:02

您需要登录才可以下载或查看，没有账号？注册

x

我通过寄存器模型前门进行3次写操作结果波形上出现了4次。我把寄存器模型的写改成直接对总线的操作就是正常的3次了。
用寄存器模型写是会报这么一个warning：
捕获.PNG

希望明白人帮忙解答一下。

gaurson · 发表于 2018-3-27 14:26:57

是不是告警提示的寄存器域名有重复？或者是地址一样？导致模型认为你对某个寄存器的操作，还会驱动其他寄存器？

lovehere33 · 发表于 2018-3-27 16:34:02

回复 2# gaurson

仔细检查过，寄存器名字和地址均没有重复。
我通过单步运行发现又一次调用了write后reg2bus被调用了两次，导致总线上多出了一次写操作。

lovehere33 · 发表于 2018-3-27 16:43:39

回复 2# gaurson

code是这样的：捕获.PNG

用①时是bus上显示4次写操作。
用②时是正常的3次，所以确定应该时寄存器模型write时出问题了。

当repeat到第二次时write被调用后连续driver了两次bus。

gaurson · 发表于 2018-3-28 17:44:15

我的意思是：你的寄存器模型里面可能这个寄存器建模的时候有重复。你是自动生成的模型吗？

qyxu1979 · 发表于 2018-3-30 18:17:39

估计是你的寄存器操作其他组件不对。有没有fork join情况，或者其他地方也有操作寄存器。

janelea · 发表于 2018-4-1 13:04:02

你是对同一寄存器写了三次的，如果寄存器建模重复，那为什么不是看到写6次，而是4次呢?是不是adapter写的有 bug?

lovehere33 · 发表于 2018-9-5 16:45:24

回复 6# qyxu1979

我想问一下，如果有fork操作需要对寄存器模型的句柄rm_i做资源保护吗？

lovehere33 · 发表于 2018-9-20 19:59:54

自答一波，从网上看到要是多线程对同一寄存器进行操作时，在操作前可以加上wait(rm.regA.m_is_busy==1'b0);判断一下之后再操作。

[求助] 寄存器模型前门访问写操作的问题