版图ERC问题求助

Summerzhang

做LVS时，ERC Pathchk Polygons Database报错，点进去看所有错误都在提示金属孔，多晶孔或者金属的通孔在报错，这是为什么，大多数孔都通过线连接了，还是报错。而且那ERC Result是跟电路确认过的，可以悬空一个位置，这个应该不会影响。而且数字电路版图不会出现这个错误，大多数都出在模拟电路版图。

小云子

没遇到过这个问题，一般都是看ERC Result，这个跟电路确认过的话，应该没什么问题

motofatfat

看不清楚 , 看說明應該能知道在 驗什麼
下面有藍字的那邊

dqyang

一般来说，任何一根net都会有路径连到pin上（直接接到pin或者通过器件接到pin），你这个错是指没有路径到任何一个pin，比如将一个mos S、D都悬空就会有这个错

Summerzhang

回复 4# dqyang
那这个错误不是一定要解决的吧，就这样不会影响整体的吧

dqyang

回复 5# Summerzhang
电路确定没问题就行

okfunny

完整的电路结构都有从电源到地的通路 PATH，电流要从电源流到地。前两个ERC的错误是说只有到地或是只有到电源的通路 PATH, 比如说在模块级检查，电流镜的输出，tieh/tiel 的输出，都会报ERC，等顶层接到其他地方可能就不会有这些错误了，确实需要电路人员确认

1颗白菜

已经通过LVS，同时提示ERC有错误，不清楚是否需要修改ERC错误，学习中

xuxx

同求！之前用的是calibre2013，他不会报通孔的erc错误，只报线的erc，后来改用calibre2019用相同的runset就报孔的erc。我想让它不报通孔的erc，请问如何解决？

jevonhjw

最近也遇到了同样的问题，请问楼主的解决了没呀？有解决方法的话分享一下呗