在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2511|回复: 4

[原创] 这个LDMOS的衬底接漏端???请大神解惑!!!

[复制链接]
发表于 2017-9-20 13:45:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 A_BO 于 2017-9-20 13:48 编辑

实在是没有看懂这个LDMOS的工艺,一般来说漏端承受高压,但是衬底管脚不知道摆到什么位置合理,是要直接和D端连接吗?还是说让源端作为承受高压区?标记位置是接到GND上的。

STAIN

STAIN

POLY

POLY

M1

M1
 楼主| 发表于 2017-9-21 09:50:46 | 显示全部楼层
没有前辈给看一下吗
发表于 2017-9-25 15:04:14 | 显示全部楼层
像sourse接Bulk ,sourse和bulk做butting,打一排contact到metal1
 楼主| 发表于 2017-9-25 15:28:06 | 显示全部楼层
回复 3# Moly05


  如果source接bulk放在标记区域,那不就变成了S端承受高压吗
发表于 2017-9-29 15:04:19 | 显示全部楼层
pmos吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 20:44 , Processed in 0.017121 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表