天线效应

飞啊飞2

哪位大神能详细的介绍下天线效应的避免方法，及用这种方法的原因，谢谢各位大神

kevin_l

1） 跳线法。又分为“向上跳线”和“向下跳线”两种方式，跳线即断开存在天线效应的金属层，通过通孔连接到其它层（向上跳线法接到天线层的上一层，向下跳线法接到下一层），最后再回到当前层。这种方法通过改变金属布线的层次来解决天线效应，但是同时增加了通孔，由于通孔的电阻很大，会直接影响到芯片的时序和串扰问题，所以在使用此方法时要严格控制布线层次变化和通孔的数量。
　　在版图设计中，向上跳线法用的较多，此法的原理是：考虑当前金属层对栅极的天线效应时，上一层金属还不存在，通过跳线，减小存在天线效应的导体面积来消除天线效应。现代的多层金属布线工艺，在低层金属里出现PAE效应，一般都可采用向上跳线的方法消除。但当最高层出现天线效应时，采用什么方法呢？这就是下面要介绍的另一种消除天线效应的方法了。
　　2） 添加天线器件，给“天线”加上反偏二极管。通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路，累积电荷就对栅氧构不成威胁，从而消除了天线效应。当金属层位置有足够空间时，可直接加上二极管，若遇到布线阻碍或金属层位于禁止区域时，就需要通过通孔将金属线延伸到附近有足够空间的地方，插入二极管。
　　3）
给所有器件的输入端口都加上保护二极管。此法能保证完全消除天线效应，但是会在没有天线效应的金属布线上浪费很多不必要的资源，且使芯片的面积增大数倍，这是VLSI 设计不允许出现的。所以这种方法是不合理，也是不可取的。
　　4） 对于上述方法都不能消除的长走线上的PAE，可通过插入缓冲器，切断长线来消除天线效应。
　　在实际设计中，需要考虑到性能和面积及其它因素的折衷要求，常常将法1、法2 和法4
结合使用来消除天线效应。
通常情况下，我们用“天线比率”（“antenna
ratio”）来衡量一颗芯片能发生天线效应的几率。“天线比率”的定义是：构成所谓“天线”的导体（一般是金属）的面积与所相连的栅氧化层面积的比率。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑天线效应。而采用0.4um以下的工艺就不得不考虑这个问题了。
消除天线效应的方法主要是设法降低接到gate的poly面积。在poly接至gate增加一个metal跳线，即减小了接至gate的poly与gate氧化层的面积之比，起到消除天线效应的作用。
天线效应产生的静电破坏也会发生在metal蚀刻时。如果metal接到diffusion时，极少会产生静电破坏，因为diffsion可以卸掉静电，所以top
metal一般不用考虑天线效应的问题（基本上每条top metal都会接到diffusion上）。对于下层metal则不然，没有接到diffusion的下层metal当其接至gate时，如面积过大，就极易产生天线效应。解决方法：在下层metal上加一个top metal的跳线，如无法加top metal跳线，可以连接一个最小size的Nmoat/P-epi或Pmoat/nwell的二极管，原则上这个二极管不可以影响线路的正常工作。

离开家阿道夫

简单来说就是向上跳线或者加足够大的二极管

motofatfat

同意樓上的說法
同場加映 :
為什麼叫做 天線效應 ?

小小小神仙_

天线效应：在芯片生产过程中，暴露的金属或者多晶硅等导体，就像是一根根天线会收集电荷导致电位升高。天线越长，收集的电荷越多，电压就越高。若这片导体碰巧只接了MOS的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。

离开家阿道夫

回复 5# 小小小神仙_

厉害...

motofatfat

小小小神仙  正解

巧克力的冬天

学习，谢谢

巧克力的冬天

SMIC 的天线检查，向下跳线不能解除天线效应

@@@12

貌似在可能出现天线效应的那根线上加一个逻辑门转一下  也可以消除它