在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5786|回复: 11

[求助] 求助!怎么用skill把连到vdd这个net上的所有metal抓出来?

[复制链接]
发表于 2017-4-21 19:15:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
感觉这个蛮难的,自己搞不定,没思路。
不知道有大神知道点方法么?
发表于 2017-4-27 10:57:04 | 显示全部楼层
用calibre会比较容易
发表于 2017-4-30 22:01:35 | 显示全部楼层
我记得615以上的版本有楼主需要的功能,选择mark net将需要点亮的信号线点亮,然后选择保存,我手头上没有61的套件,楼主可以试一下!
发表于 2017-6-13 23:37:09 | 显示全部楼层
为啥不用calibre实现
发表于 2017-9-9 21:40:33 | 显示全部楼层
发表于 2017-9-10 16:55:39 | 显示全部楼层
直接点亮接vdd的线不就可以了么?这样金属不就全亮了。
发表于 2017-9-15 00:18:00 | 显示全部楼层
IC61 的话先mark net,然后save mark net, 可以保存成另一个layout
发表于 2018-1-18 17:47:19 | 显示全部楼层
回复 7# okfunny


    谢谢
发表于 2018-5-20 18:47:26 | 显示全部楼层
回复 7# okfunny


    谢谢,不过这样有一个问题。这样做的话VIA并不在save的layout中,有什么方法把VIA也加进去一起显示吗?
发表于 2018-6-28 20:56:48 | 显示全部楼层
回复 9# super_im
Sorry, no Chinese Input at this computer.
You can use the menu Connectivity->Net->Mark to highlight the connected net. It's the same as in the schematic, and the bindkey is "9". BTW, I am using 617 now, but this feature should be there in the old version.

In order to high light the net correctly, you need the correct setup, it's trigger by "F3"

From there you can choose which metal layer and via/contact you want to apply the high light.

Be careful that the contact should be removed. otherwise, the connection can be traced to the substrate.
Then everything is connected in the end. you will light the whole chip.

Good luck and have fun.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 06:48 , Processed in 0.022372 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表