在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2049|回复: 4

[求助] 在ic5141下用smic18mmrf工艺库仿真时总会出现关于res.def的fatal error

[复制链接]
发表于 2017-4-11 22:15:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在ic5141下用smic18mmrf工艺库仿真时,总会出现关于res.def的fatal error,用了两个论坛上的工艺库都出现了这个问题,如下图所示,希望能有高人解答,谢谢!
1.png

2.png

3.png

4.png

5.png
 楼主| 发表于 2017-4-11 22:42:42 | 显示全部楼层
按他的意思就是让我把SpectreHDL换成Verilog-A,这是什么意思呀?
发表于 2017-4-29 18:25:24 | 显示全部楼层
Just disable the respective def file in ADE-L window , only mos.ckt file enable for model selection on ADE-L window
发表于 2017-4-30 02:01:58 | 显示全部楼层
Reply 1 # young dog


   Solved
发表于 2017-4-30 12:59:10 | 显示全部楼层
你把两个.def文件的语法修改一下,变成A-verilog的语法,然后后缀改成.va。论坛里有相关帖子你搜一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-4 02:14 , Processed in 0.020261 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表