在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1615|回复: 2

[求助] 一个硬件内部信号采样的疑问

[复制链接]
发表于 2016-3-21 09:40:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
因为拉取的是硬件内部的信号,一个是时戳跟时钟同步,二者是严格对齐的。
时戳:  ... 100 101 ...
硬件逻辑采样的话肯定是要满足建立和保持时间的,波形上看到了101的时刻其实才感知(采样)到100这个时戳值;
而平台内部引用的部分,直接就100的时刻就采样到了100,不会像上者要下一个clk才感知到100.

不知道总结得对不对,这样的问题一般大家都是如何处理的?
发表于 2016-3-21 10:48:41 | 显示全部楼层
没看懂你在说啥0.0
发表于 2016-3-21 16:23:45 | 显示全部楼层
回复 1# logue

没有时钟做参考,采样结果是不可预知的,依赖于仿真器把采样进程放在时间戳赋值进程的前面还是后面。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-21 19:30 , Processed in 0.016323 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表