在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2855|回复: 6

[原创] 请教各位关于版图的问题

[复制链接]
发表于 2015-12-6 19:17:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图
TSMC工艺,画版图时,NMOS外面包一层OD dg,请问这样的话,NMOS的衬底可以连到金属层M1吗?为什么ERC会报错说psub悬空?
Screenshot-1.png
发表于 2015-12-7 08:34:10 | 显示全部楼层
包住管子的里面有个wellbody层吧。
发表于 2015-12-7 08:58:49 | 显示全部楼层
你标电位了吗?
发表于 2015-12-7 17:10:30 | 显示全部楼层
感觉是没打pin text
 楼主| 发表于 2015-12-7 19:25:23 | 显示全部楼层
回复 2# winsm

没法进去看。
 楼主| 发表于 2015-12-7 19:26:30 | 显示全部楼层
回复 3# 曦玄

已经打pin了
 楼主| 发表于 2015-12-7 19:28:59 | 显示全部楼层
回复 4# GePanda

已经在图中的外面一层打了,但是Q键看外面那层的属性时,显示在OD dg层。不知道这样能否让衬底与VSS连上。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 02:31 , Processed in 0.026055 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表