在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2837|回复: 7

[求助] VCO产生的60-100MHz 900mV Vpp正弦信号,接入后级比较器输入端后幅度衰减很大

[复制链接]
发表于 2015-7-27 16:23:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
详细描述:VCO产生一个60-100MHz正弦信号,Vpp为900mV(直流偏置在5V左右),中间加了一个隔直电容(22nF),隔直效果很好没有直流分量了。
过零比较部分:
比较器(MAX9013,5ns上升时间)负输入端为一个为0电平(接地),一个(正输入端)接隔直后的VCO输出,用示波器测试发现管脚正输入端信号的电平最小值300mv,Vpp400mV,信号失真;负输入端没有直流偏置但有大概160mV峰峰值左右接近信号频率的干扰信号存在。未接信号时正输入端示波器显示有200mV直流分量。
比较器输出全为高电平,个人觉得前后级的影响在加电容之后已经分离了,后级不应该对前级有较大影响。求各位大神分析原因最好给出较为详细的解决方法。多谢!(准备试一下射极跟随器)
发表于 2015-7-27 19:40:11 | 显示全部楼层
需要加缓冲buffer
 楼主| 发表于 2015-7-27 22:02:35 | 显示全部楼层
回复 2# semico_ljj


   我的是纯模拟电路,不是FPGA之类的逻辑产品产生的。
发表于 2015-7-28 05:49:31 | 显示全部楼层
首先,你的900mV Vpp怎么得到的?仿出来的还是测出来的?然后,看看VCO的输出buffer是怎么个结构,有多大的电容驱动能力。最后,看你的比较器的输入结构会不会对前级电路产生影响。
 楼主| 发表于 2015-7-28 10:12:09 | 显示全部楼层
回复 4# rockforever

用示波器测试出来的,另外我的电路没有使用FPGA等逻辑可编程的器件
发表于 2015-7-28 22:59:26 | 显示全部楼层
回复 5# 玄武


   你再看看你的比较器的输入结构吧,只可能这个地方对VCO的输出产生影响了
发表于 2015-8-7 03:25:22 | 显示全部楼层
fdfdsfdsfdsfdsfds
 楼主| 发表于 2015-8-11 14:50:06 | 显示全部楼层
回复 7# nareshreddy


   这是什么意思
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:49 , Processed in 0.018288 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表