在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12514|回复: 16

[求助] maximum P+ DIFFUSION to nearest N+ pick-up spacing is 20um

[复制链接]
发表于 2015-3-25 17:32:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用的是UMC 0.18um工艺,DRC出现这个问题,求救各路大神该如何解决这个问题?
发表于 2015-3-25 17:45:06 | 显示全部楼层
P+扩散区到相邻最近的N+环的最大距离是20 um。(即不能超过20 um)
你找到错误的地方,把它们拉近一点不就行了。
这和那种衬底到器件有一个最大间距的DRC要求是一样的,即器件的衬底接触不能离器件太远,太远就会报错。
 楼主| 发表于 2015-3-25 18:39:22 | 显示全部楼层
回复 2# terry8876
感谢你的回复,我能不能再晶体管周围画guard-ring解决这个问题呢?
发表于 2015-3-25 19:10:40 | 显示全部楼层
可以的!!
 楼主| 发表于 2015-3-27 15:35:33 | 显示全部楼层
回复 4# maomao198477
您好!我试了  但是不行,我发现这个工艺由原理图镜像到版图,所生成的晶体管并没有存在衬底部分,属性部分又无法设置其显示(其他版本是可以设置显示和隐藏的),您知道该如何解决吗?
 楼主| 发表于 2015-3-27 15:39:54 | 显示全部楼层
回复 2# terry8876

您好!我试了  但是不行,我发现这个工艺由原理图镜像到版图,所生成的晶体管并没有存在衬底部分,属性部分又无法设置其显示(其他版本是可以设置显示和隐藏的),您知道该如何解决吗?
发表于 2015-3-27 16:04:19 | 显示全部楼层
不明觉厉
 楼主| 发表于 2015-3-27 16:12:29 | 显示全部楼层
回复 7# maomao198477
请问您知道该如何解决吗?谢谢
发表于 2015-3-27 16:18:03 | 显示全部楼层
没有就自己不能画上去么?还是我来帮你画上去
 楼主| 发表于 2015-3-27 16:31:18 | 显示全部楼层
回复 9# maomao198477
额,我就是给pmos画上N-tap之后还是报错,nmos画上P-tap就没错,就不知道是哪里错了...
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:01 , Processed in 0.020562 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表