在virtuoso中如何将netlist转成电路？

alice_xyf

我用File ----Import----CDL 操作，一直报错，没成功。

由于不能截图，我把选项列在下面。

Parameter File :
CDL netlist file : a.cir
output lib : AA
output view type : schematic  netlist
output view name: schematic
top cell : 空白
reference lib list: tsmc18
device map file: device.map
global node expansion:full  No  only defined
case sensitivity : preserve upper lower

现在是device.map文件可能有问题。
我用的是vituoso5141, 参考库是tsmc18的，其中pmos, nmos对应的 cell name是：pmos2v, nmos2v

device.map   

devMap := pfet pmos2v
propMap := w width l length
addprop := model pch

devMap := pfet nmos2v
propMap := w width l length
addprop := model nch  

netlist 的定义：
.subckt inv A Y VDD VSS
M1 Y A VSS VSS N w=0.5u l=0.18u
M2 Y A VDD VDD P w=1u l=0.18u
.ends

warning: did not find pmos2v ->symbol

不知道是哪里错了，帮忙看看啊？

winsm

warning: did not find pmos2v ->symbol

alice_xyf

warning: did not find pmos2v ->symbol
winsm 发表于 2015-3-20 10:13

                               
登录/注册后可看大图

    这是我在log文件中看到的warning,大侠，你的答案呢？

aszx

将netlist 的定义改成下面这样试试看：
.subckt inv A Y VDD VSS
M1 Y A VSS VSS nmos2v w=0.5u l=0.18u
M2 Y A VDD VDD pmos2v w=1u l=0.18u
.ends

1031986490

路过，以前也遇到过这样的问题，不知道楼上大虾们怎么解决的？

ccj457

device.map的问题，它找不到pmos2v的symbol。