有关《自己动手写CPU》该书的疑问（汇总）

ran_newstar · 发表于 2014-8-16 22:13:31

感觉lz有个误区。例如指令有3种格式，15：11位在I型指令里是包括在立即数里的，而在一些R型指令里，15：11位 ...
neveis 发表于 2014-8-16 12:42

登录/注册后可看大图

多谢指导。指令用法为：ori rs, rt, immediate，作用是将指令中的16位立即数immediate进行无符号扩展至32位，然后与索引为rs的通用寄存器的值进行逻辑“或”运算，运算结果保存到索引为rt的通用寄存器中。

ran_newstar · 发表于 2014-8-18 10:09:43

module openmips(

input wire             clk,
input  wire          rst,

input wire[`RegBus]       rom_data_i,
output wire[`RegBus]    rom_addr_o,
      output wire             rom_ce_o
);

这是跟哪个模块连接？请楼主帮忙看下

leishangwen · 发表于 2014-8-18 13:40:18

回复 12# ran_newstar

这是OpenMIPS的顶层模块，与inst_rom等模块相连接，组成一个SOPC，目的是为了测试

leishangwen · 发表于 2014-8-18 13:43:27

回复 9# ran_newstar

这是为了扩展考虑的，而且这个写法一般不会引起太大歧义，在博客文章的文字部分也已经说明
当然，如果放在后面添加也是可以的

ran_newstar · 发表于 2014-8-28 12:04:11

signal wb_gpio_o : wishbone_host_out_type;
signal wb_gpio_i : wishbone_host_in_type;
中wishbone_host_in_type和wishbone_host_out_type这两个类型是哪个文件里定义的？

leishangwen · 发表于 2014-9-16 13:29:27

回复 15# ran_newstar

在那个文件有这个信号定义，请说具体？

gxd8689233 · 发表于 2014-12-22 16:55:18

楼主好，遇到一个问题：从书籍第5阶段开始，插入move指令后，取指和执行变成5个周期一次了，和解？第4阶段是正常的。

阶段5

leishangwen · 发表于 2014-12-22 23:20:38

回复 17# gxd8689233

从你的图上看不出问题，可以分析一下取指阶段的信号，看看到底是那个信号导致取指暂停

gxd8689233 · 发表于 2014-12-29 14:14:59

楼主好！ div.v模块, `DivFree状态下的temp_op1、temp_op2应该用assign赋值。

gxd8689233 · 发表于 2015-1-6 16:51:00

楼主好！9.2节仿真结果有错误，lwl,lwr,swl,swr指令之前需要加nop或暂停流水线。
因为非对其加载存储指令需要在译码阶段读取寄存器值，而寄存器的值至少在访存或写回阶段才能得到。

9.2节

[讨论] 有关《自己动手写CPU》该书的疑问（汇总）

站长推荐 /2