请教如何在cadence virtuoso环境下设计finfet?

arch_devil · 发表于 2014-11-14 09:02:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在下想在cadence virtuoso环境下设计finfet电路，可以找到FreePDK15, Nangate 15nm Open Cell Library 和 ASU的PTM model cards（7nm~20nm），可是Nangate公司的15nm OCL包没有提供像其在45nm时的virtuoso cell包，所以不能像在45nm时直接导入“NangateOpenCellLibrary”即开始画图。在下在网上搜到一些信息，貌似是可以把 analogLib 中的nmos4和pmos4复制出来修改其参数，导入15nm的参数，以此为基础再调用PTM cards来仿真。具体细节不是很清楚，有哪位做过这方面的东西么？亟盼赐教！

谢谢！

baby_fairy · 发表于 2014-11-24 08:59:22

需要ICADV12 吧？Virtuoso 可能不支持

bright_pan · 发表于 2014-11-24 13:23:14

你这个工艺线太先进了，开始基于finfet的模拟设计了?

azeee · 发表于 2014-11-24 15:02:19

22NM 还是14NM

好先进的模拟工艺

linspiration · 发表于 2015-2-16 16:38:33

回复 1# arch_devil

你把那个15nm PDK 用到cadence6了？

fang321588 · 发表于 2015-5-16 10:40:41

大神求指导

uestc.chb1 · 发表于 2015-5-21 12:50:58

后端设计如何做呢。。

1206901571 · 发表于 2015-7-6 17:49:29

http://community.cadence.com/cad ... forums/f/38/t/23311
这里面谈论了这个问题，

1206901571 · 发表于 2015-7-25 20:27:27

你好，我在网上没有找到PDK15这个库，可不可以给我发一下，谢谢了，1206901571@qq.com

叫我强老大 · 发表于 2015-12-9 12:26:52

来学习的

[求助] 请教如何在cadence virtuoso环境下设计finfet?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1