在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 15472|回复: 21

[询问] 上海兆芯公司“架构部”怎么样

[复制链接]
发表于 2014-9-25 10:21:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近拿到了兆芯公司的offer,架构部的SoC Architecture Engineer,说是去了做性能分析。本人在研究生阶段学的是Verilog语言,使用FPGA做东西,个人对数字电路很感兴趣,有一定的了解,比较想做CPU方面的,但是因为兆芯在上海的CPU部门只是一个小工作组,就报了GPU部门。
就是想问问,在架构部做性能分析的发展前景怎么样?性能分析主要做些啥东西?
还有如果后来想转其他的方向或者公司方便不?
发表于 2014-9-25 10:31:29 | 显示全部楼层
是原威盛的部门吧,网上评价还是比较正面的,从CPU架构这个角度看是个有难度,受欢迎的方向,但细分一点,威盛的方向应该是X86架构吧,和ARM还是有所区别,因此跳ARM架构的公司会稍为有点绕弯路
 楼主| 发表于 2014-9-25 10:40:05 | 显示全部楼层
回复 2# arthur_wang_orz


  嗯,就是威盛原来的部门,里面的一个师兄说他们也做ARM,我主要担心的是:师兄说他们做性能分析使用的是c/c++来完成的,我因为一直在用Verilog做,也挺喜欢数字电路设计的,对架构师这个职位了解的太少了,还有就是因为是GPU部门的职位,害怕如果去了,可能做的东西自己不太喜欢。
发表于 2014-9-25 10:48:58 | 显示全部楼层
回复 3# zh_smiling
确定确实不喜欢用C编程,还是不愿意放弃研究生阶段对verilog的积累呢,前者的话,确实要纳入考虑,不然工作也不开心。后者的话,就不用太担心了,工作学习的路长着呢,工程上的锻炼进步比学校要快的多。
 楼主| 发表于 2014-9-25 10:57:13 | 显示全部楼层
回复 4# arthur_wang_orz


   应该是“不愿意放弃研究生阶段对verilog的积累”吧,终于明白自己的顾虑了,谢谢版主!!!
发表于 2014-9-26 00:40:03 | 显示全部楼层
你好,请问下这个工作的笔试是什么时候进行的?是电话通知还是邮件通知呢?我11号收到邮件说是会通知笔试和面试,然后就没有消息了。。我是北京威盛。
 楼主| 发表于 2014-9-26 14:29:24 | 显示全部楼层
回复 6# fxf870201


   我是西安的,他们第一站是西安,接下来是成都,其它的城市可能还在后面吧,具体的不太清楚,慢慢等吧,应该会有通知的。
发表于 2014-9-27 06:02:16 | 显示全部楼层
回复 7# zh_smiling

了解,多谢了朋友
发表于 2014-9-27 06:03:43 | 显示全部楼层
回复 7# zh_smiling


   我还想问下,你得笔试通知是邮件还是电话呢?因为我当时简历上写的电话有点问题,所以怕如果只是电话通知的话,会有问题。。。
发表于 2014-9-27 08:17:05 | 显示全部楼层
可以去的,架构还是很有搞头!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 05:34 , Processed in 0.030985 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表