PLL输出的控制电压波形

何平 · 发表于 2014-7-1 00:55:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

上图为PLL压控电压输出波形，这算正常吗，怎么波形有个上升和下降之后再趋于平稳的，还有在0秒的时候电压怎么不是从0V慢慢上升而是直接从0.53V开始的？？？？

microstudent · 发表于 2014-7-1 08:37:00

回复 1# 何平

最开始是频率锁定的过程，所以有很大的冲击响应，最开始是一个环路滤泼器电容的initial value，是simulator计算的初始值，你也可以自己设。

mpig09 · 发表于 2014-7-1 08:39:54

Hi 何平:

It is ok.
the simulator will calculate a dc value on each node.
so the control voltage will not start from 0V.

mpig.

liuycto · 发表于 2014-7-1 14:05:31

正常情形。

asu2011 · 发表于 2014-9-22 23:31:46

定了看看

asu2011 · 发表于 2014-9-22 23:32:25

正常清醒

cadence小神 · 发表于 2014-9-23 00:32:43

这个结果是正常的你可以把filter的cap initial value 设置成0 control voltage 那点也是0。从波形图看及时PLL 锁住了还是有毛刺说明你的PFD 有个fixed frequency difference dead zero 产生的？你可以把 reference frequency 和反馈回去的 plot 一下对比下应该是这个问题或者你的charger pump 电流 mismatch 的问题都查一下吧~~

残桥挂月 · 发表于 2014-9-23 08:10:12

电荷泵电流太大，稳定性差，并且，最好把控制电压的初值不要处在不定态

semico_ljj · 发表于 2014-9-23 10:34:29

回复 1# 何平

你的输入电压是一个pwl嘛？

何平 · 发表于 2014-10-1 19:09:54

回复 7# cadence小神

你说的这个毛刺的原因是由于PFD的死区造成的吗？减小死区的方法应该就是增大PFD复位的时延对吗？谢谢

[求助] PLL输出的控制电压波形

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2