Cadence Layout中如何定义一个不存在的层？

uuinfini

各位大神好，小的想请教一个问题，因为工艺要求，在用Cadence 做layout的时候需要定义一个新的层，不知道怎么操作，希望有经验 的前辈能指导一下。谢谢~

tuohong

查看tf，选个没用到的层号来用。记得无论如何一定要跟你的fab沟通。

kopzinc

在tf中找，记得和代工厂沟通确定该层没用。如果你只是用来做边界或者标记的话，那倒好办了，直接选一层不使用的层，最后gds导出的时候map不加这一层就好。

motofatfat

在 tools > Technology File Manager > Edit Layers
可以做到
不建議去改 tf ,
建議用樓上的做法

shfeiwang

techCreateLP(techGetTechFile(ddGetObj("test")) '("text" "drawing") "text")
这条命令可以在test library中创建一层text drawing。

uuinfini

回复 3# kopzinc

谢谢，基本听懂了，不过我的cadence是老师装的，老师给装的不全，目前没有权限edit layer，等他弄好我再试试。 还有一个问题，gds导出map是怎么一回事，能给解释一下吗？不好意思刚入门，很多常识都还不懂。

uuinfini

回复 4# motofatfat


   谢谢前辈，还想再问两个问题:1. 自己定义了新的一层以后，如何定义不同层间的DRC规则，比如像金属层要多出via 2um这种，或者两个via间距不能小于2um，或者栅极的poly一定要伸出去2um。这种类似的规则应该在哪里定义呢？
2. Pcell中有一个功能是stretch,它可以自定义多个重叠的层的尺寸变化，但是如果我们只需要改变其中的一层应该怎么做呢？
希望前辈不吝赐教。

motofatfat

這2個問題 我都不太懂
問題一 , 通常寫再 tf 理
問題2 , 我也不知在哪 問 cad 比較能夠得到答案.

kopzinc

回复 6# uuinfini


   map其实就是你层的一个映射关系，tf中出现的层，如果map中没有，就不会映射到gds中，不会对于你的流片造成影响。

kopzinc

回复 7# uuinfini


   1、问题1：如果是drc的话，在drc rule里可以手动添加这些东西，你需要在论坛下本svrf的语法来进行drc rule的修改。同时你要考虑由于添加了新的层，对于新器件的影响，如果lvs rule里对于该层没有定义，运算会出错，造成器件不识别。   2、问题2：这个问题---自己做pcell可以选择单层拉伸还是其它的。虽然自己没坐过pcell，但看过其它人做过，检索下pcell的教程，利用virtuoso的pcell选项慢慢做，应该不难。