两个地PAD是否要连起来？外围的地线是否打衬底孔？

limenglm · 发表于 2013-5-16 17:27:12

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 limenglm 于 2013-5-16 17:29 编辑

如题。请教大家。
1、两个地PAD（从驱动电流考虑，打两根线），一个给IO和内核，一个给模拟模块，这样分配是否合理？是否要在版图上连接起来？
如果不连，是否要在这两个地之间加二极管？
2、外围的一圈地线是否打衬底孔？

cathzhou · 发表于 2013-5-16 17:46:36

1 从版图的角度，不需要连起来，过lvs的带冒号。从esd的角度，这两个pad都要做esd防护。
2 外围底线是指什么？

limenglm · 发表于 2013-5-17 08:43:25

回复 2# cathzhou

最外围是一圈30um宽的GND线。
感觉打上衬底孔会好些。。。

limenglm · 发表于 2013-5-17 08:50:36

回复 2# cathzhou

过lvs加冒号什么意思？

cathzhou · 发表于 2013-5-17 17:36:30

回复 2# cathzhou

不记得是dracula 还是calibre。两个相同的名字在不同的地方，会有open的lvs错误。你加上冒号就是告诉他，这两个是一个东西。

Rucas · 发表于 2013-5-20 10:45:54

回复 5# cathzhou

看看command file中有没有下述命令
virtual connect conn，如果有的话加上“：”，可以认为是虚拟连接，Run LVS没问题的

Rucas · 发表于 2013-5-20 10:48:20

Sorry ！上面好像少了一点点，virtual connect conn YES，一般情况下好像是默认的

candybars · 发表于 2013-5-22 11:05:36

?太专业了，我表示只会VHDL和verilog的飘过

limenglm · 发表于 2013-5-22 16:43:03

回复 8# candybars

只会verilog的人对既会verilog又会VHDL的人顶礼膜拜。

layoutedit1 · 发表于 2013-8-15 18:15:22

我认为不需要，连起来增加noise

[求助] 两个地PAD是否要连起来？外围的地线是否打衬底孔？