马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我2012年7月硕士毕业,之后在某捉月公司工作了5个月被裁,期间干的主要工作就是IC验证,学习了SystemVerilog和UVM,其中对SystemVerilog的理解还算到位,而UVM的运用则粗浅一点,还不具备看懂源码的能力。另外,一些工具如Makefile脚本、perl脚本等也有一定的基础,EDA软件用的是VCS,与之相应的一些Debug工具如Verdi和DVE会用,但谈不上精通。具体的实际经验是:完成了某个模块testbench的搭建,与DUT连接后可以跑通,但scoreboard和功能覆盖率的设计未完成。 离职期间,我尝试继续找IC设计或验证的工作,但投出去的简历都没有回音,也许是我的工作经验确实入不了他们法眼,也许目前的行业形势让他们招人更谨慎;之后我向别的方向投简历(非IC类),得到了一些面试机会,但工作经验是硬伤,一些不太熟悉的技术问题很容易把我难倒,最后我都无功而返。 现在我也比较困惑,不知道等就业形势稍微好点,继续找IC设计和验证的活,还是说干脆放弃这种想法,降低一下薪资要求,干别的活,说近一点的,可以去做测试。 我在这儿想听听各位前辈的意见。 |