在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4194|回复: 3

[求助] spectreVerilog仿真问题

[复制链接]
发表于 2012-7-25 10:31:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做模数混仿时候出现如下问题,数字部分是全verilog代码,模拟部分是晶体管级的电路,混合仿真的时候用spectreVerilog,做这个混合的仿真需要装另外的工具吗?比如ius?希望高手帮忙啊!!

*USRERR: Selected context view string 'functional'
offers no suitable view for inst I5 referencing placed master Test.TOP.symbol
in cell Module test, lib Test, view schematic, configViewString $default.
Please check HDB configuration or library setup.
*Error* Failed to partition the design.
     ...unsuccessful.
Error (ADE-3010): Cannot create and partition the design.
Error (ADE-3010): There are errors in the designs. Fix these before netlisting.
     ...unsuccessful. "
发表于 2012-9-15 12:36:26 | 显示全部楼层
需要IUS
发表于 2017-9-16 20:14:29 | 显示全部楼层
安装IUS后,需要配置和环境变量,在仿真时候还需要一些特殊的操作技巧,可以看看user guide!
发表于 2017-11-9 14:13:00 | 显示全部楼层
回复 1# yu1004


   文件没有更新?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:19 , Processed in 0.020639 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表