在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zhangrenguo

[求助] 关于PLL中的DA相噪补偿(改善相噪和杂散)

[复制链接]
发表于 2012-7-12 16:34:56 | 显示全部楼层
回复 9# zhangrenguo


    补偿用DSM要用多比特。这里用的都是低通的DSM,量化噪声被整形到高频部分。如果补偿用DSM采用单比特,那么它补偿前面相位注入的同时,又引入了同样量级的量化噪声到环路中。所以你要用到多比特的DSM(减小量化步进,降低量化噪声功率,整形后的噪声功率谱整体下移)来降低噪声幅度。

多比特量化器就跟多比特AD差不多,数字里面截取高位就行了。
 楼主| 发表于 2012-7-13 13:47:41 | 显示全部楼层
回复 11# longqingshan

你说的这种是采用单环多阶的结构吗?
发表于 2012-7-13 16:23:29 | 显示全部楼层
单环,mash结构都可以,单环结构要看下在你需要的输入范围内是否稳定。
 楼主| 发表于 2012-7-13 23:11:20 | 显示全部楼层
回复 13# longqingshan

嗯,我尝试一下,  是不是DAC compensation  这种方法指定有效呢,我都有点怀疑了
发表于 2012-7-14 21:03:17 | 显示全部楼层
效果肯定是有的,我觉得改善十几dB问题不大
DSM我懂点,pll是新手,希望有机会请教一二
 楼主| 发表于 2012-7-24 14:42:18 | 显示全部楼层
cadence模数混仿(174283932),希望各位初学者和大神加入讨论!!!!共同提高,共同进步
发表于 2014-1-7 23:05:29 | 显示全部楼层
学习中!!!
发表于 2018-3-27 10:22:02 | 显示全部楼层
回复 3# liusupeng

阶数太高,反而不好,与分频系数N还有关系
发表于 2021-1-5 23:00:03 | 显示全部楼层
这个有相关paper吗
发表于 2023-1-3 16:48:08 | 显示全部楼层
最近在做DAC补偿,请问有这方面的论文或者资料可以学习一下么
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:19 , Processed in 0.020849 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表