DAC输出接近VDD时阶梯恶化如何解决？

黄礼茉 · 发表于 2012-2-17 20:43:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

各位大哥，本人在设计r-2r网络8位DAC，使用的是rail-to-rail运放，vdd=5v,vss=gnd;在DAC输出接近vdd时，阶梯就不太好了，线性度也不给力，而且最多只能输出4.990v.请问大家是怎么解决的？

lovexxnu · 发表于 2012-2-18 07:18:49

确定运放工作在rail-rail范围内，增益变化多少？5V，8bit的DAC最大输出应该是4.98V左右，看看switch的P管size够不够，采样settling时间够不够

twentypp · 发表于 2012-2-18 10:37:35

黄礼茉 · 发表于 2012-2-18 19:04:42

回复 2# lovexxnu

我输出8个零的时候是19几毫伏，所以说输出8个1时应该输出5v.现在是很难达到5v,而且也不太可能，目前只能达到4.985.我想还可以提高，但是现在找不出办法.你指出的settling时间是否足够确实是应该注意的问题。我换了下时钟，发现输出阶梯好多了。switch的管子会尺寸很大，不晓得除了加大管子尺寸还有什么好的方法

lovexxnu · 发表于 2012-2-19 08:22:05

回复 lovexxnu

我输出8个零的时候是19几毫伏，所以说输出8个1时应该输出5v.现在是很难达到5v,而且也不 ...
黄礼茉发表于 2012-2-18 19:04

登录/注册后可看大图

全0的时候输出18mv，说明有offset，为啥不想着消除offset而要去做最大电压到5V?，确定你的运放在rail-rail情况下工作完好？增益和带宽满足要求？看看有没有gain error？要是有gain error的话，也不能做到rail - rail。 switch size， load cap，resistor value and clock frequency，自己折中吧

黄礼茉 · 发表于 2012-2-19 11:11:23

回复 5# lovexxnu

全0的时候输出19多mv不是因为offset，而是我的结构决定的。Vout=Vref*(1-(1/2*b1+1/4*b2+...))。所以消除offset实际上就是让最大输出接近5v。不知道前辈如何评价这个结构对运放的要求。感觉还不太会分析。

speed5 · 发表于 2012-3-30 17:04:42

问一下，这个dac不要op，直接输出可以吗

fuyibin · 发表于 2012-3-30 23:09:02

本帖最后由 fuyibin 于 2012-3-30 23:16 编辑

回复 6# 黄礼茉

5V电源，输出信号0-5V，这spec谁定义的？纯粹胡扯蛋，拿根金属线直接连到输出还有一定的电阻呢，带不了电阻负载

darkduck · 发表于 2012-3-31 10:10:56

回复 8# fuyibin

正解！！！！！！！！！！

黄礼茉 · 发表于 2012-3-31 20:09:30

回复 8# fuyibin

我知道电流型的是肯定不能输出完全的5v。所以我只是想尽量接近，至少能在0.5个ＬＳＢ的误差内，也就是离５ｖ还差0.5个LSB。而且看了些芯片资料的介绍，通常都说他们的dac有rail to rail 的输出，请问如何理解？

账号		自动登录	找回密码
密码			注册

[求助] DAC输出接近VDD时阶梯恶化如何解决？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1