|
|
马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 litterren 于 2012-2-13 10:02 编辑
委托方：国内领先芯片厂商，排名靠前
职位如下：
1、数字IC后端工程师 具体工作及职责：
负责芯片全局或模块的后端工作，包括Floor plan, power plan, CTS, timing closure, LVS/DRC, RC extraction等工作。
工作经历及技能要求
1) 硕士0-2年，或本科2年以上工作经验。微电子或相关专业，熟练的英文口语/书写技能。
2) 具备时序分析和时序收敛的概念与经验。
3) 熟悉脚本语言，具备用perl/tcl编写脚本的能力。
4) 具有65nm或以下工艺tape-out经验的优先考虑。
2、数字IC前端工程师 具体工作及职责：
负责SOC芯片的模块设计与验证，全芯片的综合、形式验证、DFT、静态时序分析、功耗分析等工作。负责制定芯片的STA plan、Test plan。
工作经历及技能要求 1) 熟练掌握Verilog,有用Verilog描述design的经验。
2) 熟悉STA的概念，能分析复杂的时钟结构，以及外部芯片的时序要求。
3) 熟悉DFT的概念，对DFT的基本DRC rule有了解，具备debug DFT DRC violation的能力。
4) 熟悉power的计算过程。
5) 有使用EDA工具做过综合，时序分析，可测试设计的经验，能熟练使用Tcl 或者Perl等脚本语言。
6) 熟悉P&R流程、基本概念的优先考虑。
7) 微电子或相关专业硕士学历 0-3年工作经验。
8) 熟练的英文口语/书写表达能力。
3、资深IC后端工程师 具体工作及职责：
负责SOC芯片从netlist到tape-out的工作，并从实现的角度优化全芯片的面积和功耗。负责hierarchical design的block分割和任务分配。
工作经历及技能要求
1) 5年以上工作经验，微电子或相关专业本科以上学历。
2) 熟练使用一种主流P&R流程工具（Synopsys, Cadence, Mentor 或者Magma的相关P&R工具）。
3) 具备扎实的时序收敛与signoff的技能。
4) 熟练的脚本编写技能（Perl, Tcl 或者 Python）。
5) 具备65nm或以下工艺的实际tape-out经验。
6) 熟练的英文口语/书写技能。
7) 有作为team leader的经验，具备分配任务，评估风险，领导小团队的能力。
联系方式：QQ 1527096123 mail：8488465@qq.com 来信必复
薪资福利放心，就我对委托方的了解，过档后薪资提升空间可观，具体详谈。 |
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2012-2-8 16:53:29
楼主