VCS 仿真时，指定某个module来自某个文件如何实现？

youngstone · 发表于 2012-1-2 16:41:07

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

问题如下：
芯片A中某个部分出现问题，这个部分重新做了综合，希望仿真的时候使用这个重新综合的模块，如何才能实现呢？因为这个模块又有很多的子模块，希望这个模块和它下面的任何层次的模块都使用新的综合后的文件，但是这些模块太多了，无法在原来的文件中一个一个的注释掉，有没有什么好的方法？

lshj98115 · 发表于 2012-1-8 23:03:48

你维护一个文件列表做仿真的input吗？就是-f选项。
直接在文件列表里换掉旧的不就完了吗？

youngstone · 发表于 2012-1-11 10:59:24

回复 2# lshj98115

不是，我的一个设计中的一个模块设计错误，重写了这个模块在另外一个模块中，希望编译的时候VCS自动将错误的模块替换为最新的模块，问题已经解决了，只要在编译的时候把新设计的文件放在包含错误文件之后编译，VCS会自动将新的模块替换久的模块(模块名、输入输出必须对应就行)

[求助] VCS 仿真时，指定某个module来自某个文件如何实现？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2