常用A/D 、D/A转换器的工作原理

391349683

常用A/D 、D/A转换器的工作原理（连载之一）——简介

AD:模数转换，将模拟信号变成数字信号，便于数字设备处理。
DA：数模转换，将数字信号转换为模拟信号与外部世界接口。
具体可以看看下面的资料，了解一下工作原理：
1. AD转换器的分类
下面简要介绍常用的几种类型的基本原理及特点：积分型、逐次逼近型、并行比较型/串并行型、∑-Δ调制型、电容阵列逐次比较型及压频变换型。

1）积分型（如TLC7135）
积分型AD工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率)，然后由定时器/计数器获得数字值。其优点是用简单电路就能获得高分辨率，但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片AD转换器大多采用积分型，现在逐次比较型已逐步成为主流。

2）逐次比较型（如TLC0831）
逐次比较型AD由一个比较器和DA转换器通过逐次比较逻辑构成，从MSB开始，顺序地对每一位将输入电压与内置DA转换器输出进行比较，经n次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率（<12位）时价格便宜，但高精度（>12位）时价格很高。

3）并行比较型/串并行比较型（如TLC5510）
并行比较型AD采用多个比较器，仅作一次比较而实行转换，又称FLash(快速)型。由于转换速率极高，n位的转换需要2n-1个比较器，因此电路规模也极大，价格也高，只适用于视频AD转换器等速度特别高的领域。
串并行比较型AD结构上介于并行型和逐次比较型之间，最典型的是由2个n/2位的并行型AD转换器配合DA转换器组成，用两次比较实行转换，所以称为 Half flash(半快速)型。还有分成三步或多步实现AD转换的叫做分级（Multistep/Subrangling）型AD，而从转换时序角度又可称为流水线（Pipelined）型AD，现代的分级型AD中还加入了对多次转换结果作数字运算而修正特性等功能。这类AD速度比逐次比较型高，电路规模比并行型小。

4）∑-Δ(Sigma?/FONT>delta)调制型（如AD7705）

∑-Δ型AD由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型，将输入电压转换成时间(脉冲宽度)信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于音频和测量。

5）电容阵列逐次比较型
电容阵列逐次比较型AD在内置DA转换器中采用电容矩阵方式，也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致，在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片AD转换器。最近的逐次比较型AD转换器大多为电容阵列式的。

6）压频变换型（如AD650）
压频变换型（Voltage-Frequency Converter）是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率，然后用计数器将频率转换成数字量。从理论上讲这种AD 的分辨率几乎可以无限增加，只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。其优点是分辩率高、功耗低、价格低，但是需要外部计数电路共同完成AD转换。
（7）

流水线型A/D转换器

为兼顾高速率和高精度的要求，流水线结构的A/D转换器应运而生。这种A/D转换器如图11-6所示，它结合了串行和闪烁型ADC的特点，采用基于流水线结构(pipeline)的多级转换技术，各级模拟信号之间并行处理，能得到较高的转换速度为100Msps；利用数字校正电路对各级误差进行校正，保证有较高的精度；所用器件数目与转换位数成正比，可有效地控制功耗和成本。

本实例采用的是流水线结构的12位模数转换器(ADC)。

2. AD转换器的主要技术指标

1）分辩率(Resolution) 指数字量变化一个最小量时模拟信号的变化量，定义为满刻度与2n的比值。分辩率又称精度，通常以数字信号的位数来表示。

2）转换速率(Conversion Rate)是指完成一次从模拟转换到数字的AD转换所需的时间的倒数。积分型AD的转换时间是毫秒级属低速AD，逐次比较型AD是微秒级属中速AD，全并行/串并行型AD可达到纳秒级。采样时间则是另外一个概念，是指两次转换的间隔。为了保证转换的正确完成，采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps，表示每秒采样千/百万次（kilo / Million Samples per Second）。

3）量化误差(Quantizing Error) 由于AD的有限分辩率而引起的误差，即有限分辩率AD的阶梯状转移特性曲线与无限分辩率AD（理想AD）的转移特性曲线（直线）之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量，表示为1LSB、1/2LSB。

4）偏移误差(Offset Error) 输入信号为零时输出信号不为零的值，可外接电位器调至最小。

5）满刻度误差(Full Scale Error) 满度输出时对应的输入信号与理想输入信号值之差。

6）线性度(Linearity) 实际转换器的转移函数与理想直线的最大偏移，不包括以上三种误差。
其他指标还有：绝对精度(Absolute Accuracy) ，相对精度(Relative Accuracy)，微分非线性，单调性和无错码，总谐波失真（Total Harmonic Distotortion缩写THD）和积分非线性。

3. DA转换器

DA转换器的内部电路构成无太大差异，一般按输出是电流还是电压、能否作乘法运算等进行分类。大多数DA转换器由电阻阵列和n个电流开关(或电压开关)构成。按数字输入值切换开关，产生比例于输入的电流(或电压)。此外，也有为了改善精度而把恒流源放入器件内部的。一般说来，由于电流开关的切换误差小，大多采用电流开关型电路，电流开关型电路如果直接输出生成的电流，则为电流输出型DA转换器，如果经电流椀缪棺缓笫涑觯蛭缪故涑鲂?/FONT>DA 转换器。此外，电压开关型电路为直接输出电压型DA转换器。

1）电压输出型（如TLC5620）
电压输出型DA转换器虽有直接从电阻阵列输出电压的，但一般采用内置输出放大器以低阻抗输出。直接输出电压的器件仅用于高阻抗负载，由于无输出放大器部分的延迟，故常作为高速DA转换器使用。

2）电流输出型(如THS5661A)

电流输出型DA转换器很少直接利用电流输出，大多外接电流—电压转换电路得到电压输出，后者有两种方法：一是只在输出引脚上接负载电阻而进行电流—电压转换，二是外接运算放大器。用负载电阻进行电流—电压转换的方法，虽可在电流输出引脚上出现电压，但必须在规定的输出电压范围内使用，而且由于输出阻抗高，所以一般外接运算放大器使用。此外，大部分CMOS DA转换器当输出电压不为零时不能正确动作，所以必须外接运算放大器。当外接运算放大器进行电流电压转换时，则电路构成基本上与内置放大器的电压输出型相同，这时由于在DA转换器的电流建立时间上加入了达算放入器的延迟，使响应变慢。此外，这种电路中运算放大器因输出引脚的内部电容而容易起振，有时必须作相位补偿。

3）乘算型（如AD7533）

DA转换器中有使用恒定基准电压的，也有在基准电压输入上加交流信号的，后者由于能得到数字输入和基准电压输入相乘的结果而输出，因而称为乘算型DA转换器。乘算型DA转换器一般不仅可以进行乘法运算，而且可以作为使输入信号数字化地衰减的衰减器及对输入信号进行调制的调制器使用。

4）一位DA转换器
一位DA转换器与前述转换方式全然不同，它将数字值转换为脉冲宽度调制或频率调制的输出，然后用数字滤波器作平均化而得到一般的电压输出(又称位流方式)，用于音频等场合。

4. DA转换器的主要技术指标：

1）分辩率(Resolution) 指最小模拟输出量（对应数字量仅最低位为‘1’）与最大量（对应数字量所有有效位为‘1’）之比。

2）建立时间(Setting Time) 是将一个数字量转换为稳定模拟信号所需的时间，也可以认为是转换时间。DA中常用建立时间来描述其速度，而不是AD中常用的转换速率。一般地，电流输出DA建立时间较短，电压输出DA则较长。

AD连载之二－－－－－双积分型 AD 转换器

2007年12月03日 星期一 下午 08:41

双积分型 AD 转换器的工作原理 双积分型 AD 转换器属于间接型 AD 转换器，它是把待转换的输入模拟电压先转换为一个中间变量，例如时间 T ；然后再对中间变量量化编码，得出转换结果，这种 AD 转换器多称为电压 - 时间变换型（简称 VT 型）。图 7.11 给出的是 VT 型双积分式 AD 转换器的原理图。 转换开始前，先将计数器清零，并接通 S 0 使电容 C 完全放电。转换开始，断开 S 0 。整个转换过程分两阶段进行。 第一阶段，令开关 S 1 置于输入信号 U i 一侧。积分器对 U i 进行固定时间 T 1 的积分。积分结束时积分器的输出电压为： 可见积分器的输出 U O1 与 U I 成正比。这一过程称为转换电路对输入模拟电压的采样过程。在采样开始时，逻辑控制电路将计数门打开，计数器计数。当计数器达到满量程 N 时，计数器由全“1”复“0”，这个时间正好等于固定的积分时间 T 1 。计数器复“ 0 ”时，同时给出一个溢出脉冲（即进位脉冲）使控制逻辑电路发出信号，令开关 S 1 转换至参考电压 - V REF 一侧，采样阶段结束。 第二阶段称为定速率积分过程，将 U O1 转换为成比例的时间间隔。采样阶段结束时，一方面因参考电压 - V REF 的极性与 U I 相反，积分器向相反方向积分。计数器由 0 开始计数，经过 T 2 时间，积分器输出电压回升为零，过零比较器输出低电平，关闭计数门，计数器停止计数，同时通过逻辑控制电路使开关 S 1 与 u I 相接，重复第一步。如图 7.12 所示。因此得到： 即 式 (7.5) 表明，反向积分时间 T 2 与输入模拟电压成正比。 在 T 2 期间计数门 G 2 打开，标准频率为 f CP 的时钟通过 G 2 ，计数器对 U G 计数，计数结果为 D ，由于 则计数的脉冲数为 计数器中的数值就是 AD转换器转换后数字量，至此即完成了 VT 转换。若输入电压 ，则，它们之间也都满足固定的比例关系，如图 7.12 所示。 双积分型 AD 转换器若与逐次逼近型 AD 转换器相比较，因有积分器的存在，积分器的输出只对输入信号的平均值有所响应，所以，它突出优点是工作性能比较稳定且抗干扰能力强；由式以上分析可以看出，只要两次积分过程中积分器的时间常数相等，计数器的计数结果与 RC 无关，所以，该电路对 RC 精 度的要求不高，而且电路的结构也比较简单。双积分型 AD 转换器属于低速型 AD 转换器，一次转换时间在 1~2ms ，而逐次比较型 AD 转换器可达到 1 m s 。不过在工业控制系统中的许多场合，毫秒级的转换时间已经足足有余，双积分型 AD 转换器的优点正好有了用武之地。

常用A/D 、D/A转换器的工作原理（连载之三）——逐次逼近 AD 转换器的工作原理

下面结合图 7.9 的逻辑图具体说明逐次比较的过程。这是一个输出 3 位二进制数码的逐次逼近型 AD 转换器。图中的 C 为电压比较器，当时，比较器的输出
；当时
。 F A 、 F B 和 FC 三个触发器组成了 3 位数码寄存器，触发器 F1-F5 构成环形分配器和门 G 1-G 9 一起组成控制逻辑电路。

转换开始前先将 FA、FB、FC置零，同时将F1-F5组成的环型移位寄存器置成[Q 1 Q 2 Q 3 Q 4 Q 5] =10000 状态。

转换控制信号
U L 变成高电平以后，转换开始。第一个
CP 脉冲到达后， FA 被置成“ 1 ”，而 FB 、 F C 被置成“ 0 ”。这时寄存器的状态 [ Q A Q B Q C ]=100 加到 DA 转换器的输入端上，并在 DA 转换器的输出端得到相应的模拟电压
U A (800mV) 。
U A 和u I比较，其结果不外乎两种：若，则
；若，则。同时，移位寄存器右移一位，使 [Q 1 Q 2 Q 3 Q 4 Q 5]=01000 。

第二个
CP 脉冲到达时 F B 被置成 1 。若原来的( ) ，则 F A 被置成“ 0 ”，此时电压砝码为 400mV ；若原来的() ，则 F A 的 “ 1 ”状态保留，此时的电压砝码为 400mV 加上原来的电压砝码值。同时移位寄存器右移一位，变为 00100 状态。

第三个
CP 脉冲到达时 F C 被置成 1 。若原来的，则 F B 被置成“ 0 ”；若原来的，则 F B 的“ 1 ”状态保留，此时的电压砝码为 200mV 加上原来保留的电压砝码值。同时移位寄存器右移一位，变成 00010 状态。

第四个
CP 脉冲到达时，同时根据这时UB的状态决定 F C 的“ 1 ”是否应当保留。这时 FA、FB、FC 的状态就是所要的转换结果。同时，移位寄存器右移一位，变为 00001 状态。由于
Q 5 =1 ，于是 FA、FB、FC 的状态便通过门 G 6、 G 7、 G 8 送到了输出端。

第五个
CP 脉冲到达后，移位寄存器右移一位，使得 [ Q 1 Q 2 Q 3 Q 4 Q 5 ]=10000 ，返回初始状态。同时，由于
Q 5 =0 ，门 G 6、 G 7、 G 8 被封锁，转换输出信号随之消失。

所以对于图示的
AD 转换器完成一次转换的时间为 ( n +2) T CP 。同时为了减小量化误差，令 DA 转换器的输出产生 -△/2的偏移量。另外，图 7.9 中量化单位△的大小依
u I 的变化范围和 AD 转换器的位数而定，一般取。显然，在一定的限度内，位数越多，量化误差越小，精度越高。

3. 逐次逼近型集成 AD 转换器 ADC0809

逐
次逼近型 AD 转换器和下面将要介绍的双积分型 AD 转换器都是大量使用的 AD 转换器，现在介绍 AD 公司生产的一种逐次逼近型集成 AD 转换器 ADC0809 。 ADC0809 由八路模拟开关、地址锁存与译码器、比较器、 DA 转换器、寄存器、控制电路和三态输出锁存器等组成。电路如图 7.10 所示。

ADC0809 采用双列直插式封装 , 共有 28 条引脚，现分四组简述如下：

（1）
模拟信号输入
IN0 ～ IN7

IN0~IN7 为八路模拟电压输入线，加在模拟开关上，工作时采用时分割的方式，轮流进行 AD 转换。

（2）地址输入和控制线

地
址输入和控制线共 4 条，其中 ADDA 、 ADDB 和 ADDC 为地址输入线（ Address ），用于选择 IN0-IN7 上哪一路模拟电压送给比较器进行 AD 转换。 ALE 为地址锁存允许输入线，高电平有效。当 ALE 线为高电平时， ADDA 、 ADDB 和 ADDC 三条地址线上地址信号得以锁存，经译码器控制八路模拟开关工作。

（3）数字量输出及控制线（ 11 条）

START 为“启动脉冲”输入线，该线的正脉冲由 CPU 送来，宽度应大于 100ns ，上升沿将寄存器清零，下降沿启动 ADC 工作。 EOC 为转换结束输出线，该线高电平表示 AD 转换已结束，数字量已锁入“三态输出锁存器”。
为数字量输出线， 为最高位。 OE 为“输出允许”端，高电平时可输出转换后的数字量。

（4）电源线及其他（ 5 条）

CLOCK 为时钟输入线，用于为 ADC0809 提供逐次比较所需的 640kHz 时钟脉冲。
V CC 为 +5V 电源输入线， GND 为地线。 + V REF 和 - V REF 为参考电压输入线，用于给 DA 转换器供给标准电压。 + V REF 常和
V CC 相连， - V REF 常接地。

常用A/D 、D/A转换器的工作原理（连载之四）——并行比较型A/D转换器

并行比较型A/D转换器

1.电路结构及原理

3位并行比较型A/D转换器原理电路如图7.18所示。它由电阻分压器、寄存器及编码器组成。图中的8个电阻将参考电压
分成8个等级，其中7个等级的电压分别作为7个比较器
的参考电压，其数值分别为
/15、3 /15、&frac14;13 /15。输入电压
，它的大小决定各比较器的输出状态，例如，0&pound; < /15时，
~ 的输出状态都为0；当3 /15&pound; <5 /15时，比较器
，其余各比较器的状态均为0。根据各比较器的参考电压值，可以确定输入模拟电压值与各比较器的输出状态的关系。比较器的输出状态由D触发器存储，经优先编码器编码，得到数字量输出。优先编码器优先级别最高是
。

设
变化范围是0~ ，输出3位数字量为
，3位并行比较型A/D转换器的输入、输出关系如表3所示。

在并行A/D转换器中，输入电压
同时加到所有比较器的输入端，从
加入到3位数字量稳定输出所经历的时间为比较器、D触发器和编码器延迟时间之和。如不考虑上述器件的延迟，可认为3位数字量是与
输入时刻同时获得的。所以它具有最短的转换时间。

图7.18 3位并行比较型A/D转换器

表3. 3位并行比较型A/D转换器输入与输出关系对照表

2.并行A/D转换器特点

（1）转换速度最快。因为转换是并行的，其转换时间只受比较器、触发器和编码器电路延迟时间的限制。

（2）制成分辨率较高的集成并行A/D转换器是比较困难的。因为随着分辨率的提高，元件数目要按几何级数增加。一个n位转换器，所用比较器的个数为
，位数越多，电路越复杂。如8位的并行A/D转换器就需要
=225个比较器。

（3）为了解决提高分辨率和增加元件数的矛盾，可以分级并行转换的方法。10位分级并行A/D转换器原理图如7.19图所示。图中输入模拟信号
，经取样保持电路分为两路，

图7.19 分级并行转换10位A/D转换器

一路先经第一级5位并行A/D转换进行粗转换得到输出数字量的高5位，另一路送至减法器，与高5位D/A转换得到的模拟电压相减。由于相减所得到差值电压小于1 ，为保证第二级A/D转换器的转换精度，将差值放大
=32倍，送第二级5位并行比较A/D转换器，得到低5位输出。这种方式虽然在速度上做了牺牲，却使元件数大为减少，在需要兼顾分辨率和速度的情况下常被采用。

常用A/D 、D/A转换器的工作原理（连载之五）——∑-Δ型A/D转换器＋流水线ADC结构

Σ-Δ调制技术，作为一种能采用较简单的结构及低成本来获得高的频率分辨率的方法已经成为一种流行的技术。其基本概念是利用反馈环来提高粗糙量化器的有效分辨率并整形其量化噪声。他最早被提出是在20世纪中期，近20年由于VLSI技术的发展才逐渐得到应用。目前，这一技术已被广泛应用于数字音频、数字电话、图像编码、通信时钟振动及频率合成等许多领域。
1 Σ-Δ调制器原理及结构
Sigmadelta调制器是给1个Delta调制器的前端加上环路滤波器并把其放入环路中来构成的。在简单情况下，积分器可被用作环路滤波器。因此，Sigmadelta调制器主要是由前端的积分器，1位A/D及反馈环路中的1位D/A来组成。其主要组成框图如图1所示。

由于这个系统包括1个delta调制器和1个积分器，积分器实际起到求和的作用，相当于数学符号中Σ的功能，Sigmadelta调制器因而得名。这个系统常被简写为Δ-Σ调制器，也常被称为Σ-Δ调制器。
采用这一结构可以对噪声进行整形或调制，使信号带宽内的噪声大大减小，而放大了信号带宽外的噪声。相当于将噪声能量从低频段推到了高频段，而对信号本身不起整形作用。这样在Σ-Δ调制器后加入低通滤波器，就可以有效地滤除信号带宽外的量化噪声，大大提高了系统性能。

2 Σ-Δ调制的噪声整形原理
Σ-Δ技术将输入信号以远超过奈奎斯特频率的采样频率进行高速采样，对每个采样信号量化比特数常采用1比特，通常又称为1比特采样A/D转换器。他主要是通过过采样技术及反馈环本身的结构对由于A/D变换产生的量化噪声进行整形，使其变化到信号带宽之外。
   (1)量化噪声及过采样技术
量化噪声是由于模拟信号被采样和量化时，被采样的模拟信号与量化电平之间总有一定误差而造成的。通常假定量化噪声是随机的，采样点与采样点之间的误差互不相关且等概率的分布在2个相邻量化电平之间，则这个量化噪声可被认为是白噪声。可以由量化误差的均方值来表示。其表达式为：

并均匀分布在-fs/2和+fs/2之间，fs指采样频率。其在频带0≤f≤fs/2内的单边带功率谱密度为：

(Pe指噪声功率，Δf指带宽)

根据采样定理，为了无失真地恢复被采样信号。采样频率至少是信号频率的2倍（设fo为信号频率），过采样技术是使采样频率远大于2倍的信号频率。由于量化噪声独立于采样频率，所以采用过采样的量化噪声与采用奈奎斯特频率采样的量化噪声功率相同，但他却被分布到了一个更宽的带宽内。示意图如图2所示。

其中，fs1指奈奎斯特速率，fs2指过采样时的速率，fs2远远大于fs1。矩形1的面积代表以奈奎斯特速率采样时的噪声功率，矩形2的面积代表过采样时的噪声功率，矩形1与矩形2面积相等。阴影部分的面积代表过采样时在信号带宽内的量化噪声。他远远小于采用奈奎斯特频率采样时信号带宽内的量化噪声。其大小为：

这里的fs/2f0称为过采样率或OSR。上式表示过采样频率越高，则信号带宽内的噪声越小，这就是采用过采样技术的原因。
   (2)一级Σ-Δ调制与量化噪声
为了便于分析Σ-Δ调制的原理，可采用他在频域中的线性等效模型。在这个等效中，量化这个非线性的操作，可以由1个附加噪声信号来代替。

分析此模型，可得：

由上式可以看出，一级Σ-Δ调制器对输入信号X(Z)只起了一个时钟周期延迟的作用，而对量化噪声则起到了高通滤波的作用。图4显示了过采样Σ-Δ调制器的噪声整形特性，噪声被有效地整形到了高频段。令N(Z)=(1-Z-1)E(Z)，则经调制后的噪声功率谱密度及信号带宽内的噪声功率为：

用dB表示的信噪比为：

3 多级Σ-Δ调制
将一级Σ-Δ调制器进行级联，就可以得到更高级的Σ-Δ调制器。二级Σ-Δ调制器框图如图5所示。

根据线性模型可推出二级Σ-Δ调制器方程：

与一级ΣΔ调制器相比较，多级Σ-Δ调制器对量化噪声的高通滤波作用更加显著。其噪声变成了高通型的有色噪声。当M≥3时，噪声能量绝大部分处于信号带宽之外。根据上面的数学推导，可推出，M级Σ-Δ调制器的带内量化噪声功率的一般性公式为：

每加倍采样频率fs,带内量化噪声减少3（2M+1）dB。经调制后的噪声功率谱密度为：

图6给出了经过Σ-Δ调制后的量化噪声再经过低通滤波后示意图，图7则表示了SNR,OSR及调制器级数之间的关系。

4 Σ-Δ调制在频率合成中的应用简介
Σ-Δ调制这一特性被很好地用于频率合成中小数分频杂散的消除。小数分频器工作过程中由于其平均工作频率与瞬时频率总不相同，鉴相器会产生锯齿性相位误差。利用Σ-Δ调制器能将其能量变换到高频端，再利用锁相环路本身的低通滤波作用滤除掉噪声。这个方法有效地消除了由于误差产生的小数分频杂散，提高了小数分频器的频谱纯度。
目前，国内外许多企业和研究所都花费了很多时间精力投入Σ-Δ调制小数分频器的开发，并且取得了很好的效果，已经推出了他的成品。事实证明，将Σ-Δ调制用于小数分频是一种简单、有效而且经济的消除小数分频杂散的方法。

∑-Δ型ADC

与一般的ADC不同，∑-Δ型ADC不是直接根据抽样第一个样值的大小进行量化编码，而根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。从某种意义讲，它是根据信号波形的包络线进行量化编码的。∑-Δ型ADC由两部分组成，第一部分为模拟∑-Δ调制器，第二部分为数字抽取滤波器，如图5所示。∑-Δ调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即∑- Δ码；然后将这种∑-Δ码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。由于∑--△具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，因此∑--△转换器又称为过抽样A/D转换器。这种类型的ADC采用了极低位的量化器，从而避免了制造高位转换器和高精度电阻网络的困难；另一方面，因为它采用了∑--△调制技术和数字抽取滤波，可以获得极高的分辨率；同时由于采用了低位量化输出的采用高分辨率的码，不会对抽样值幅度变化敏感，而且由于码位低，抽样与量化编码可以同时完成，几乎不花时间，因此不需要采样保持电路，这就使得采样系统的构成大为简化。这种增量调制型ADC实际上是以高速抽样率来换取高位量化，即以速度来换精度。近年来，采用高分辨率的∑--△型 ADC颇为流行，它的一个突出优点是在一片混合信号CMOS大规模集成电路上实现了ADC与数字信号处理技术的结合。这一技术的其它优点：分辨率高达24 位；比积分型及压频变换型ADC的转换速率高；采用混合信号CMOS工艺，可实现低价格、高分辨率的数据采集和数字信号处理；由于采用高倍频过采样技术，降低了对传感器信号进行滤波的要求，实际上取消了信号调理。缺点：当高速转换时，需要高阶调制器；在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。目前，∑--△型ADC分为四类：（1）高速类ADC；（2）调制解调器类ADC；（3）编码器类ADC；（4）传感器低频测量ADC。其中每一类∑--△型ADC又分为许多型号，给用户带来极大方便。流水线型（Pipeline）ADC又称为子区式ADC，它由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区（流水线）来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器（MDAC）产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细 A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。图3所示为一个14位5级流水线型ADC的原理图，图7 所示为每级内部结构图。流水线型ADC必须满足以下不等式以便纠正重叠错误：式中，1为级数，m为各级中ADC的粗分辨率，k为精细ADC的细分辨率，而 n是流水线ADC的总分辨率。流水线ADC不但简化了电路设计，还具有如下优点：每一级的冗余位优化了重叠误差的纠正，具有良好的线性和低失调；每一级具有独立的采样/保持放大器，前一级电路的采样/保持可以释放出来用于处理下一次采样，因此允许流水线各级同时对多个采样进行处理，从而提高了信号的处理速度，典型的为 Tconv<100ns；功率消耗低；很水有比较器进入亚稳态，从根本上消除了火花码和气泡，从而大大减少了ADC的误差；多级转换提高了ADC的分辨率。同时流水线型ADC也有一些缺点：复杂的基准电路和偏置结构；输入信号必须穿过数级电路造成流水延迟；、同步所有输出需要严格的锁存定时；对工艺缺陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。目前，这种新型的ADC结构主要应用于对THD和SFDR及其它频域特性要求较高的通讯系统，对噪声、带宽和瞬态相应速度等时域特性要求较高的CCD成像系统，对时域和频域参数都要求较高的数据采集系统。随着数字技术的发展，AD也有了长足的进步和发ADC正朝着低功耗高速、高分辨率的方向发展，在此基础上，还要考虑功耗、体积、便捷多功能、与计算机及通信网络的兼容性。ADC主要的应用领域不断拓宽，广泛应用于多媒体、通讯、自动化、仪器仪表等领域。对不同领域的不同要求，例如接口、电源、通道、内部配置的要求，每一类ADC都有相应的优化设计方法。同时，用户不仅要考虑到ADC本身的工艺和电路结构，而且还应考虑到ADC的外围电路，如相应的信号调理电路等模拟电路的设计。如在单电源、低功耗条件下设计新型的ADC时，为了解决单电源的输入和输出的动态范围问题，可以采用超高速补偿双极性（XFCB）工艺制造的电流反馈运算放大器；为了解决推荐电压、低电流条件下的低噪声低温漂基准电压问题，可以采用外加离子注入场效应管（XFET）基准源的方法；为了满足低功耗的要求，可以采用节能工作方式（Power Down）；为设计出微型ADC，可采用减小体积的2线或2线制兼容的串行接口；为了减小信号源到整个AD转换器的模拟信号通路的误差，可以采用自校准技术纠正误差等等。针对实际应用中具体要求，各种新型的设计方案应运而生。这些技术不断完善和改进现有ADC的速度和精度，同时也成为现代ADC新补充的特点和发展方向。

传统方式的ADC，例如逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。在全并行基础上发展起来的分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解等方面。这些高速ADC，今后的展方向是在现有高速基础上尽可能提高其分辨率，以满足兼顾高速、高精度的发展方向。20世纪90年代以来获得很大发展的∑-Δ型ADC利用高抽样率和数字信号处理技术，将抽样、量化、数字信号处理融为了一体，从而获得了高精度的ADC，目前可达24位，主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。

流水线ADC结构

　　图1 为12位流水线ADC的结构图。输入Vin首先被采样/保持（S&H）电路所采样，同时第一级的闪速ADC把它量化为3位，此3位输出送给一3位的DAC（具有12位精度），输入信号减去此DAC的输出，放大4倍送给下一级（第二级），继续重复上述过程，每级提供3位，直到最后一级4位闪速 ADC。对应某一次采样，由于每级在不同的时间得到变换结果，因此在进行数字误差校正前用移位寄存器对各级的结果先按时间对准。注意只要某一级完成了某一采样的变换，得到结果并把差值送给下一级，它就可以处理下一个采样。因此流水线操作提高了处理能力。

jirumin

整理得不错

chenredbin

谢谢分享

pmp1111

讲得不错，谢谢楼主！

Augustin90

搞成word就好了

onsky111

谢谢分享~~

lin1509

学习学习

caxias

where is the doc?

Leong0502

学习~mark

Doraemon_liu

回复 1# 391349683


   非常感谢！