如何对全差分运放仿真？

eric.sun612 · 发表于 2007-9-26 22:33:15

cadence或者其他软件工具里面可以自己做一个balun。
在hspice里面也可以编网表，无非就是利用：
Vcm=(Vn+Vp)/2
Vdm=(Vp-Vn)
想明白这个道理，自然就可以写出一定的网表。

我没写过，但是肯定是可以写的。

体元主人 · 发表于 2007-9-26 23:09:36

谢谢了，正在看

eric.sun612 · 发表于 2007-9-27 11:19:00

http://www.eetop.cn/bbs/thread-78634-1-1.html

有电路图网表，希望对你有帮助。

rocket_wang · 发表于 2007-9-27 14:57:12

这是那篇论文里截的图啊似曾相识啊

geepy · 发表于 2007-10-5 16:50:49

thanks a lot

geepy · 发表于 2007-10-5 16:54:57

开关电容和连续时间的仿真差别？

meseasky · 发表于 2007-10-11 15:59:52

支持一下，呵呵

chipdesign · 发表于 2007-10-11 17:38:08

Cadence的Virtuoso平台可以全部搞定，仿真工具都有

microuser · 发表于 2007-10-30 17:31:15

thanks for your information

jianchongzhou · 发表于 2007-11-6 17:14:19

多谢大家的积极响应

using balun to simulate fully differential analog IC circuit