[ebook] Debugging at the Electronic System Level (Springer 2010)

apedesign

ESL发展的主要目的，就是要解决日益复杂的软硬件协同设计问题。在IC设计过程中，当既有软件或硬件的设计方法无法满足设计复杂度提高

的问题时，最主要解决方法是提高设计的抽象层级(Abstraction Level)，然后以自动化工具将高抽象层级的设计，翻译成机器语言或电子线

路。由于SoC的建置相当复杂，尤其是面对多核心处理器及庞大的电路闸发展趋势，相较于过去得等芯片硬件生产后才能执行软、硬件的同步

验证工作，使得芯片的验证周期拉长。

在数字电路设计的领域，设计工程师一开始在Mylar Film上画电路布局图(Layout)，定义Polygon。设计工程师了解如果要进行更复杂的电路

设计工作，以达到更高的生产力，抽象层级就必须要向上提升。以往是透过晶体管层级(Transistor Level)，加速完成设计与验证之后，利用合

成器(Synthesizer)翻译成电路实体布局图(Physical Layout)，完成实作(Implementation)。随着设计的规模越来越大，抽象层级也继续向上

提升，由Transistor Level至逻辑闸层级(Gate Level)，直到目前主流的缓存器交换层级(Register Transfer Level, RTL)。RTL自1990年代

开始成为主要的电子设计层级，成功将一个芯片中的逻辑闸数量(Gate Count)从数千个提升至数十万个。然而，进入系统芯片时代后，光靠传

统的经验法则，而没有搭配适当工具做为辅助，设计人员将难以应付设计规模增长所带来的复杂度，以及缩短开发时程的挑战。目前的系统芯

片设计中，Gate Count已超过百万个甚至上亿个，这种情况使得设计工程师难以从RTL抽象层级快速完成设计。在RTL抽象层级设计系统芯

片，须要耗费大量时间与计算资源进行模拟与验证，大幅增加设计失败的风险，也严重的影响产品的上市时程。ESL设计方法能透过一个虚拟的

软件平台环境，让设计师在IC设计早期阶段即开始进行整体系统架构分析、IP选择与软硬件整合等程序，如此一来，设计师能及早发现SoC软

硬件整合上可能出现的问题，大幅提高开发成功的机率。

REF：IC設計技術與EDA產業的發展趨勢(一)



author：Frank Rogin • Rolf Drechsler
(year 2010)

book outline

1 INTRODUCTION
2 ESL DESIGN AND VERIFICATION
3 EARLY ERROR DETECTION
4 HIGH-LEVEL DEBUGGING AND EXPLORATION
5 LEARNING ABOUT THE DESIGN
6 ISOLATION FAILURE CAUSES
7 SUMMARY AND CONCLUSION

mtwumtwu

good reference

lionard

Thanks!

lionard

thanks!

chujn

下来看看，谢谢。

zh123456789

谢谢啊

qptom

thanks!

xcykii

great thanks

penner

感謝版大分享這麼好的資料呀!