在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7497|回复: 8

[原创] calibre lvs 电阻问题

[复制链接]
发表于 2010-5-31 19:35:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:
      calibre lvs 时电阻不比较阻值的大小,而是比较schematic和layout上L和W的值,该怎么设置,急着救命,谢谢
发表于 2010-5-31 20:29:01 | 显示全部楼层
lvs文件里面有设置
#define res_porperty other
中的other改为resistance
当然,不一定是一模一样的一句话,但类似,自己找一下
仔细看看lvs的执行文件就可以找到的
发表于 2010-5-31 20:40:03 | 显示全部楼层
看有没有一个是设置成size的
发表于 2010-5-31 21:14:18 | 显示全部楼层
在lvs rule中搜索property应该能找到,记得有trace property ....
发表于 2010-6-1 14:41:22 | 显示全部楼层
1# chenmh_henry
首先,你查看一下你比较的电阻的model,将定义该器件的property修改为W,L,再找到该model的trace property,将trace property改为w和l即可
DEVICE element_name(model_name) *******[
property w,l
***
***
***
]
trace property R(model_name) w w 0
trace property R(model_name) l  l  0
建议你修改的时候查看一下calibre的帮助文档svur_ur.pdf
发表于 2010-6-2 18:24:10 | 显示全部楼层
lvs command file裡修改 #define
发表于 2010-6-4 14:23:02 | 显示全部楼层
大兄弟,您悲剧了.....
发表于 2010-6-28 14:02:41 | 显示全部楼层
thanks
发表于 2013-7-23 14:37:34 | 显示全部楼层
回复 1# chenmh_henry

修改LVS的规则,减小精度即可。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 18:48 , Processed in 0.027239 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表