在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4897|回复: 5

Dual loop CDR (clock data recovery) used in high speed transceiver

[复制链接]
发表于 2009-3-23 00:38:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi, i am currently working on dual loop CDR design architecture used in the high speed transceiver. Mostly of the time, i am referring to the IEEE paper but hardly to understand all maybe i am still a beginner to CDR design. Can somehow show me where can i download a good reference book discussing about CDR? One more thing to ask is that what will make the chip to have high bit error rate?
发表于 2009-3-23 14:11:37 | 显示全部楼层
I am also searching this topic. Please tell me if you get any information.
发表于 2009-8-8 18:35:15 | 显示全部楼层
me too ,thank you!
 楼主| 发表于 2010-3-6 19:52:02 | 显示全部楼层
so far no response
发表于 2013-7-30 18:12:58 | 显示全部楼层
KAN KAN
发表于 2014-3-29 14:32:20 | 显示全部楼层
Reply 1 # kkliaw77


    Needgodfatherhelp
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:21 , Processed in 0.022273 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表