在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 54351|回复: 342

A very clear analysis for Phase Lock Loop (PLL ) 锁相环 with Matlab Simulink

[复制链接]
发表于 2008-12-29 08:27:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
I checked the board and seems no one has posted this model before.


% This demo shows the executable specifications and design with simulation
% capabilities of Simulink. It highlights:
%  
% 1. Creating conceptual models of signal processing systems and running
% simulations
%
% 2. Adding finite state machines to the design
%
% 3. Creating models of physical components (e.g. circuitery)
%
% 4. Using discrete-time signal to create mixed-signal models
%
% 5. Converting digital models to fixed-point

[ 本帖最后由 chienchc 于 2008-12-29 09:39 编辑 ]

Phase Locked Loop.rar

445.78 KB, 下载次数: 3711 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-1-1 10:26:31 | 显示全部楼层
发表于 2009-1-1 10:53:11 | 显示全部楼层
Thanks very much
发表于 2009-1-1 11:09:34 | 显示全部楼层
发表于 2009-1-1 12:12:03 | 显示全部楼层
good!
发表于 2009-1-1 22:39:00 | 显示全部楼层
一直不了解simulink,下载好好学习一下,多谢哦!
发表于 2009-1-2 11:28:20 | 显示全部楼层
simulink真是設計電路的好幫手
发表于 2009-1-2 11:33:35 | 显示全部楼层
感謝分想
发表于 2009-1-6 14:22:52 | 显示全部楼层
看着是我想要的,不要让我失望
发表于 2009-1-13 14:08:25 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 20:46 , Processed in 0.028513 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表